SDRAM全稱為Synchronous Dynamic Random Access Memory,即同步動態(tài)隨機存儲�。盡管它也是動態(tài)存儲器,信息也是存放�電容上的,也常要定時刷新,甚至它也有行選通RAS、列選通信號CAS,地址信號�也是�(fù)用的,但它在�(nèi)部結(jié)�(gòu)及使用上又與標準DRAM有很大不同。引起不同的基本出發(fā)點就是希望SDRAM的速度更快一�,滿足PC機對�(nèi)�速度的要��
(1) 容量。SDRAM的容量經(jīng)常用XX存儲單元×X體×每個存儲單元的位數(shù)來表�。例如某SDRAM芯片的容量為4M×4×8bit,表明該存儲器芯片的容量�16 M字節(jié)?�?28 M bit�
(2) 時鐘周期。它代表SDRAM所能運行的頻率。顯�,這個數(shù)字越小說明SDRAM芯片所能運行的頻率就越��
對于一片普通的PC-100 SDRAM來說,它芯片上的標識10代表了它的運行時鐘周期為10 ns,即可以�100 MHz的外頻下正常工作。例如芯片上標有7.5,表示它可以運行�133MHz的頻率上�
(3) 存取時間。目前大多數(shù)SDRAM芯片的存取時間為5�6�7�8�10 ns,但這可不同于系�(tǒng)時鐘頻率。比如芯片廠家給出的存取時間�7 ns而不是存取周�。因�,它的系�(tǒng)時鐘周期要長一些,例如10 ns,即外頻�100 MHz�
(4) CAS的延遲時間。這是列地址脈沖的反�(yīng)時間?,F(xiàn)在大多數(shù)的SDRAM(當外頻為100 MHz�)都能運行在CASLatency(CL)�2�3的模式下,也就是�,這時它們讀取數(shù)�(jù)的延遲時間可以是兩個時鐘周期也可以是三個時鐘周�。在SDRAM的制造過程中,可以將這個特性寫入SDRAM的EEPROM中,在開機時主板的BIOS就會檢查此項�(nèi)�,并以CL�2這一默認的模式運��
(5) 綜合性能的評�。對于PC 100�(nèi)存來�,就是要求當CL�3的時�,tCK(時鐘周期) 的數(shù)值要小于10 ns,tAC要小�6 ns。至于為什么要強調(diào)是CL�3的時候呢,這是因為對于同一個內(nèi)存條,當�(shè)置不同CL�(shù)值時,tCK的值很可能是不相同的,當然tAC的值也是不太可能相同的??傃舆t時間的計算公式一般為�
總延遲時間=系統(tǒng)時鐘周期×CL模式�(shù)+存取時間例�,某PC100�(nèi)存的存取時間�6 ns,我們設(shè)定CL模式�(shù)�2(即CAS Latency�2),則總延遲時間=10 ns×2�6 ns�26 ns。這就是評價內(nèi)存性能高低的重要數(shù)��
SDRAM與標準DRAM的主要不同表�(xiàn)在:
(1) 異步與同�。前面介紹的標準DRAM是異步DRAM,也就是說對它讀/寫的時鐘與CPU的時鐘是不一樣的。而在SDRAM工作時,其讀/寫過程是與CPU時鐘(PC機中是由北橋提供�)嚴格同步��
(2) �(nèi)部組織結(jié)�(gòu)。SDRAM芯片的內(nèi)部存儲單元在組織上與標準DRAM有很大的不同。在SDRAM�(nèi)部一般要將存儲芯片的存儲單元分成兩個以上的�(bank)。最少兩個,目前一般做�4�。這樣一�,當對SDRAM進行讀/寫時,選中的一個體(bank)在進行讀/寫時,另外沒有被選中的體(bank)便可以預(yù)充電,做必要的準備工�。當下一個時鐘周期選中它讀�?qū)憰r,它可以立即響應(yīng),不必再做準備。這顯然能夠提高SDRAM的讀/寫速度。而標準DRAM 在讀/寫時,當一個讀/寫周期結(jié)束后,RAS和CAS都必須停止激�,然后要有一個短暫的�(yù)充電期才能進入到下一次的讀/寫周期中,其速度顯然會很�。標準的DRAM可以看成�(nèi)部只有一個體的SDRAM�
為了實現(xiàn)�(nèi)部的多體并使它們能有效地工�,SDRAM就需要增加對于多個體的管�,這樣就可以控制其中的�(bank)進行�(yù)充電,并且在需要使用的時候隨時調(diào)�。一個具有兩個體(bank)的SDRAM一般會多一條叫做BA0的引腳,實現(xiàn)在兩個bank之間的選擇:一般地,當BA0是低電平時,表示Bank0被選�;而當BA0是高電平�,Bank1就會被選�。顯然,若芯片內(nèi)�4個體(bank)�,就需要兩條引線來選擇,通常就是BA0和BA1�
(3) 讀/寫方�。標準的DRAM的讀/寫都是每讀/寫一個存儲單元,都按照一定的時序,在DRAM�(guī)定的讀/寫周期內(nèi)完成存儲單元的讀/��
這過程與CPU的時鐘是異步�,不管CPU用幾個時鐘周�,只要滿足CPU加到芯片上的讀/寫時間比DRAM所要求的長就可以�
對于SDRAM來說,對它的某一單元的讀/寫要同CPU時鐘嚴格同步。所�,PC機的北橋芯片組主動地在每個時鐘的上升沿給引腳�(fā)控制命令。這種情況在下面的時序中可以看��
除了能夠像標準DRAM那樣一次只對一個存儲單元讀/寫外,重要的是SDRAM還有突發(fā)讀/寫功能。突�(fā)(Burst)是指在同一行中相鄰的存儲單元連續(xù)進行�(shù)�(jù)傳輸?shù)姆绞?,連續(xù)傳輸所涉及到的存儲單元(�)的數(shù)量就是突�(fā)長度(Burst Lengths,BL)。這種讀/寫方式在高速緩存Cache、多媒體等許多應(yīng)用中非常有用�
(4) 智能化。在SDRAM芯片�(nèi)部設(shè)置有模式寄存�,利用命令可對SDRAM的工作模式進行�(shè)置。一般標準DRAM只有一種工作模�,無需對其進行�(shè)��
一種典型的SDRAM芯片如圖所��
(1) 引線。圖所示的HYB25L35610AC-7.5是一片有54條引線的SDRAM芯片,它的各引線的功能如下:
A0~A12:地址輸入引線,當�(zhí)行ACTIVE命令和READ/WRITE命令�,用來決定使用bank�(nèi)的哪個基本存儲單��
CLK:時鐘信號輸入引線�
CKE:時鐘允許引�,高電平有效。當這個引腳處于低電平期間,提供給所有bank�(yù)充電和刷新的操作�
nCS:片選信號引�,用SDRAM �(gòu)成的�(nèi)存條一般都是多存儲芯片架構(gòu),這個引腳就用于選擇進行存取操作的芯��
nRAS:行地址選通信號線�
nCAS:列地址選通信號線�
BA0、BA1:bank地址輸入信號�。BA信號決定了激活哪一個bank進行讀/寫或者預(yù)充電操作。BA也用于定義Mode寄存器中的相�(guān)�(shù)�(jù)。有兩個BA信號就表明芯片內(nèi)部有4個體�
DQML、DQMH:主要用于屏蔽輸�/輸出,功能相當于OE(輸出允許)信號。它們分別用于屏蔽D0~D7和D8~D15�
VDDQ:DQ供電引腳,可以提高抗干擾強度�
VSSQ:DQ供電接地引腳�
VSS:內(nèi)存芯片供電接地引��
VDD:內(nèi)存芯片供電引�,提供+3.3±0.3 V電源