�(nèi)存的正式叫法是內(nèi)存儲�,以此來與外存儲器區(qū)分開。物理上它安裝在計算機內(nèi)�,通常安裝在主板上,所以稱為內(nèi)�。它的作用是供暫時存�處理�需要處理的�(shù)�(jù)或處理后的結(jié)果,可見�(nèi)存是計算機處理器的工作空�。它是處理器運行的程序和�(shù)�(jù)必須駐留于其中的一個臨時存儲區(qū)�,是計算機十分重要的部件�
1.只讀存儲器(ROM�
ROM表示只讀存儲器(Read Only Memory),在制造ROM的時�,信息(�(shù)�(jù)或程序)就被存入并保�。這些信息只能讀�,不能寫�,而且即使機器掉電,數(shù)�(jù)也不會丟��
2.隨機存儲器(RAM�
RAM表示隨機存儲器(Random Access Memory�,我們既可以從RAM中讀取數(shù)�(jù),也可以寫入�(shù)�(jù)。當(dāng)機器電源�(guān)閉時,RAM中的�(shù)�(jù)就會丟失。我們通常購買或升級的�(nèi)存條就是將RAM集成塊集中在一起的一塊小電路板。它插在主板的內(nèi)存插槽上,以減少RAM集成塊占用的空間,目前市場上常見�(nèi)存條�64M�128M�256M�
3.高速緩沖存儲器(Cache�
Cache位于CPU與內(nèi)存之�,是一個讀寫速度比內(nèi)存更快的存儲�。當(dāng)CPU向內(nèi)存中寫入或讀取數(shù)�(jù)的時候,這些�(shù)�(jù)也會被存儲�(jìn)高速緩存中,當(dāng)CPU再次需要這些�(shù)�(jù)的時候,CPU就從高速緩存中讀取數(shù)�(jù),而不會訪問內(nèi)存,這樣就會提高速度�
�(nèi)存條的結(jié)�(gòu)
�(nèi)存條由內(nèi)存芯�、SPD(系列參�(shù)�(yù)置檢測)芯片、少量電阻等輔助元件以及印刷電路板(PCB)組成�
1.�(nèi)存芯�
�(nèi)存芯片俗稱內(nèi)存顆�,內(nèi)存芯片是�(nèi)存條的關(guān)鍵元件,它的性能決定了內(nèi)存條的性能�
芯片類型
芯片類型取決于內(nèi)存芯片的工作方式,常用的�(nèi)存芯片類型有以下幾種�
類是EDO DRAM(數(shù)�(jù)擴展輸出DRAM)芯�,用此類芯片組裝的內(nèi)存條使用5V工作電壓,存取速度也比較慢。它們一般應(yīng)用在486以及型號較老的586或服�(wù)器電腦中,現(xiàn)在生�(chǎn)的電腦主板已�(jīng)不再使用��
第二類是SDRAM(同步DRAM)芯片,使用3.3V的工作電�。特點是工作時鐘與CPU外頻同步,因此數(shù)�(jù)存取速度較快。目前電腦中使用最多的就是SDRAM�(nèi)存條(見�1)�
第三類是RDRAM(Rambus DRAM,使�2.5V工作電壓)和VCM(虛擬通道模式DRAM�,這兩類內(nèi)存芯片雖然存取速度比較�,但由于價格偏高、支持的主板少等原因一直沒有得到廣泛應(yīng)用�
還有一類是最近開�(fā)的DDR SDRAM芯片,使�2.5V的工作電壓。其特點是利用工作時鐘脈沖的�、下沿同時傳送數(shù)�(jù),因此將傳輸速率在SDRAM芯片的基�(chǔ)上提高了一�。如果今后能在價格上為廣大用戶所接受,那么它將是今后的電腦主流內(nèi)��
品牌和型�
芯片在封裝后采用激光等方式�(biāo)記上品牌、型號和�(chǎn)品序號等,其中型號反映芯片的容量、工作時鐘頻率等指標(biāo),所以理論上我們可以根�(jù)�(nèi)存條所使用的芯片品牌和型號來判斷具體內(nèi)存條的實際容量和工作頻率等指�(biāo)。但由于各芯片生�(chǎn)廠家的型號標(biāo)記形式不�(tǒng)一,因此即使是�(jīng)驗豐富的電腦愛好者也需在查找相�(guān)資料后才能做到這一��
2.SPD芯片
SPD(系列參數(shù)�(yù)置檢�)芯片是一塊EEPROM(電擦寫編程ROM),其中保存由生�(chǎn)廠家�(yù)置的�(nèi)存工作參�(shù),這些�(shù)�(jù)基本上代表了芯片的實際性能和質(zhì)��
3.印刷電路板和安裝接口
電路板的層數(shù)
�(nèi)存條電路板一般都采用多層電路板布線后再壓制成一塊的方法,這是為避免內(nèi)存條電路中信號和電源等線路交*�(chǎn)生相互干�。所以內(nèi)存條的電路板一般都�4層至6層左右。各種內(nèi)存條的技�(shù)�(guī)范也對電路板的具體層�(shù)作了�(guī)��
電路板上的芯片預(yù)留位
只要我們稍微留心就可以�(fā)�(xiàn)絕大多數(shù)�(nèi)存條上的芯片�(shù)量都是偶�(shù),這是因為�(nèi)存是�32位(72線)�64位數(shù)�(jù)總線來設(shè)�、安裝芯片。一般情況下電路板安�4��8片或16片芯�,但如果�(nèi)存條在ECC校驗時還將需要一片內(nèi)存芯�,這樣�(nèi)存條就必須安�5��9片芯�,廠家在�(shè)計內(nèi)存條電路板時也考慮到這點,所以芯片數(shù)量是偶數(shù)的內(nèi)存電路板上總空有一個芯片安裝位。內(nèi)存條是否具有ECC校驗不能只看芯片�(shù)�,而應(yīng)該通過電腦BIOS自檢判斷�
ECC是中文為“錯誤檢查和糾正”的英文縮寫。ECC工作原理簡單的說就是:在電腦向內(nèi)存中寫數(shù)�(jù)時會�(chǎn)生一組代碼(保存在增加的存儲芯片�(nèi)),�(dāng)電腦從內(nèi)存中讀�(shù)�(jù)時會與原先保存的代碼和新�(chǎn)生的代碼�(jìn)行比�,因此能通過代碼誤差�(fā)�(xiàn)錯誤并能通過代碼糾正�(shù)�(jù)錯誤�
1、速度
�(nèi)存的速度通常以ns納秒表示,而處理器速度總是用MHz(兆赫茲)或GHz(吉赫茲)表示。芯片和系統(tǒng)的速度一直用兆赫茲來表示,即每秒百萬個周�。下表給出了納秒和兆赫茲之間的關(guān)�
由此看出,隨著始終速度的提�,周期時間也相應(yīng)的下��
2、DRAM芯片類型
a、快速頁模式DRAM
�(biāo)�(zhǔn)的DRAM是通過分頁技�(shù)來�(jìn)行訪問的。正常的�(nèi)存訪問需要選擇一個行地址和一個列地址,會耗費時間。內(nèi)存分頁是一種改善內(nèi)存性能的簡單機�,為了�(jìn)一步提高內(nèi)存訪問速度,系�(tǒng)已經(jīng)�(fā)展成允許對DRAM�(jìn)行更快的訪問�
b、EDO RAM
EDO RAM是奔騰系�(tǒng)里出�(xiàn)的新型RAM,是FPM�(nèi)存的改�(jìn)形式,也被稱為超頁模�。一般是72針的SIMM形式
c、SDRAM
SDRAM即同步DRAM,是一種與�(nèi)存總線時鐘同步運行的DRAM,它的高速定時接口可以極高速度的突�(fā)傳輸信息,消除了大部分延遲,信號與主板時鐘同�
DDR2
DDR2(Double Data Rate 2� SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會)�(jìn)行開�(fā)的新生代�(nèi)存技�(shù)�(biāo)�(zhǔn),它與上一代DDR�(nèi)存技�(shù)�(biāo)�(zhǔn)的不同就�,雖然同是采用了在時鐘的上升/下降延同時�(jìn)行數(shù)�(jù)傳輸?shù)幕痉绞?,但DDR2�(nèi)存卻擁有兩倍于上一代DDR�(nèi)存預(yù)讀取能力(即:4bit�(shù)�(jù)讀�(yù)取)。換句話說,DDR2�(nèi)存每個時鐘能夠以4倍外部總線的速度讀/寫數(shù)�(jù),并且能夠以�(nèi)部控制總�4倍的速度運行�
此外,由于DDR2�(biāo)�(zhǔn)�(guī)定所有DDR2�(nèi)存均采用FBGA封裝形式,而不同于目前廣泛�(yīng)用的TSOP/TSOP-II封裝形式,F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱�,為DDR2�(nèi)存的�(wěn)定工作與未來頻率的發(fā)展提供了堅實的基�(chǔ)?;叵肫餌DR的發(fā)展歷�,從代應(yīng)用到個人電腦的DDR200�(jīng)過DDR266、DDR333到今天的雙通道DDR400技�(shù),代DDR的發(fā)展也走到了技�(shù)的極�,已�(jīng)很難通過常規(guī)辦法提高�(nèi)存的工作速度;隨著Intel處理器技�(shù)的發(fā)展,前端總線對內(nèi)存帶寬的要求是越來越�,擁有更高更�(wěn)定運行頻率的DDR2�(nèi)存將是大勢所趨�
DDR3
DDR3相比起DDR2有更低的工作電壓� 從DDR2�1.8V降落�1.5V,性能更好更為省電;DDR2�4bit�(yù)讀升級�8bit�(yù)讀。DDR3目前能夠�(dá)�2000Mhz的速度,盡管目前最為快速的DDR2�(nèi)存速度已經(jīng)提升�800Mhz/1066Mhz的速度,但是DDR3�(nèi)存模組仍會從1066Mhz起跳�
DDR3在DDR2基礎(chǔ)上采用的新型�(shè)計:
1�8bit�(yù)取設(shè)計,而DDR2�4bit�(yù)�,這樣DRAM�(nèi)核的頻率只有接口頻率�1/8,DDR3-800的核心工作頻率只�100MHz�
2.采用點對點的拓樸架�(gòu),以減輕地址/命令與控制總線的�(fù)�(dān)�
3.采�100nm以下的生�(chǎn)工藝,將工作電壓�1.8V降至1.5V,增加異步重置(Reset)與ZQ校準(zhǔn)功能
DDR3與DDR2幾個主要的不同之處
1.突發(fā)長度(Burst Length,BL� 由于DDR3的預(yù)取為8bit,所以突�(fā)傳輸周期(Burst Length,BL)也固定�8,而對于DDR2和早期的DDR架構(gòu)系統(tǒng),BL=4也是常用�,DDR3為此增加了一�4bit Burst Chop(突�(fā)突變)模�,即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)�(jù)突發(fā)傳輸,屆時可通過A12地址線來控制這一突發(fā)模式。而且需要指出的�,任何突�(fā)中斷操作都將在DDR3�(nèi)存中予以禁止,且不予支持,取而代之的是更靈活的突�(fā)傳輸控制(如4bit順序突發(fā))�
2.尋址時序(Timing� 就像DDR2從DDR�(zhuǎn)變而來后延遲周期數(shù)增加一�,DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2�5之間,而DDR3則在5�11之間,且附加延遲(AL)的�(shè)計也有所變化。DDR2時AL的范圍是0�4,而DDR3時AL有三種選�,分別是0、CL-1和CL-2。另外,DDR3還新增加了一個時序參�(shù)——寫入延遲(CWD�,這一參數(shù)將根�(jù)具體的工作頻率而定�
3.DDR3新增的重置(Reset)功� 重置是DDR3新增的一項重要功�,并為此專門�(zhǔn)備了一個引腳。DRAM�(yè)界很早以前就要求增加這一功能,如今終于在DDR3上實�(xiàn)�。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時,DDR3�(nèi)存將停止所有操作,并切換至最少量活動狀�(tài),以節(jié)約電��
在Reset期間,DDR3�(nèi)存將�(guān)閉內(nèi)在的大部分功�,所有數(shù)�(jù)接收與發(fā)送器都將�(guān)閉,所有內(nèi)部的程序裝置將復(fù)�,DLL(延遲鎖相環(huán)路)與時鐘電路將停止工作,而且不理睬數(shù)�(jù)總線上的任何動靜。這樣一�,將使DDR3�(dá)到最節(jié)省電力的目的�
4.DDR3新增ZQ校準(zhǔn)功能 ZQ也是一個新增的�,在這個引腳上接有一�240歐姆的低公差參考電�。這個引腳通過一個命令集,通過片上校準(zhǔn)引擎(On-Die Calibration Engine,ODCE)來自動校驗�(shù)�(jù)輸出�(qū)動器�(dǎo)通電阻與ODT的終�(jié)電阻�。當(dāng)系統(tǒng)�(fā)出這一指令�,將用相�(yīng)的時鐘周期(在加電與初始化之后用512個時鐘周�,在退出自刷新操作后用256個時鐘周�、在其他情況下用64個時鐘周期)對導(dǎo)通電阻和ODT電阻�(jìn)行重新校�(zhǔn)�
5.參考電壓分成兩� 在DDR3系統(tǒng)�,對于內(nèi)存系�(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信�,即為命令與地址信號服務(wù)的VREFCA和為�(shù)�(jù)總線服務(wù)的VREFDQ,這將有效地提高系�(tǒng)�(shù)�(jù)總線的信噪等��
6.點對點連接(Point-to-Point,P2P� 這是為了提高系統(tǒng)性能而�(jìn)行的重要改動,也是DDR3與DDR2的一個關(guān)鍵區(qū)別。在DDR3系統(tǒng)�,一個內(nèi)存控制器只與一個內(nèi)存通道打交�,而且這個內(nèi)存通道只能有一個插�,因此,�(nèi)存控制器與DDR3�(nèi)存模組之間是點對點(P2P)的�(guān)系(單物理Bank的模組),或者是點對雙點(Point-to-two-Point,P22P)的�(guān)系(雙物理Bank的模組),從而大大地減輕了地址/命令/控制與數(shù)�(jù)總線的負(fù)�。而在�(nèi)存模組方�,與DDR2的類別相類似,也有標(biāo)�(zhǔn)DIMM(臺式PC�、SO-DIMM/Micro-DIMM(筆記本電腦�、FB-DIMM2(服�(wù)器)之分,其中第二代FB-DIMM將采用規(guī)格更高的AMB2(內(nèi)存緩沖器��
目前比較的內(nèi)存廠商有金士頓,威剛,十�,現(xiàn)代,勝創(chuàng)、宇瞻等�
維庫電子�,電子知�,一查百��
已收錄詞�153979�