鏅傞枔锛�2025/4/30 16:37:33
闁辫畝锛�32
XC7VX1140T-1FLG1926C 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-7 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏�銆傝┎绯诲垪涓昏閲濆皪楂樻�ц兘瑷堢畻銆侀�氫俊銆佽埅绌鸿埅澶╄垏鍦嬮槻绛夐牁鍩熺殑寰╅洔瑷▓闇�姹�銆俈irtex-7 鍩轰簬 28nm 宸ヨ棟鍒堕�狅紝鎻愪緵鍗撹秺鐨勯倧杓瘑搴�銆侀珮閫熶覆琛岄�ｆ帴鍜岃睈瀵岀殑 DSP 璩囨簮銆�
銆�銆�Virtex-7 绯诲垪鍖呮嫭澶氬�嬪瓙绯诲垪锛屽 XC7V 鍜� XC7VLX锛岃�� XC7VX1140T 灞簬楂樼鍣ㄤ欢锛屽叿鏈夊ぇ瑕�(gu墨)?锛熷垹骞婅涪澹垮鍗ь��鈶跺害鑳ч叡閹堕矎K浠ュ強灏堢敤纭牳 IP锛堝 PCIe Gen3 鍜� 100G Interlaken锛夈�傚叾灏佽褰㈠紡鐐� FLG1926C锛岄仼鐢ㄤ簬闇�瑕侀珮寮曡叧鏁�(sh霉)鍜岄珮鏁ｇ啽鎬ц兘鐨勬噳鐢ㄥ牬鏅�銆�
鍨嬭櫉锛歑C7VX1140T
銆�銆�閫熷害绛夌礆锛�-1
銆�銆�灏佽锛欶LG1926C
銆�銆�宸ヨ棟绡�(ji茅)榛烇細28nm
銆�銆�閭忚集鍠厓鏁�(sh霉)閲忥細绱� 1,140,000 鍊�
銆�銆�鍏�(n猫i)缃� RAM锛氱磩 68 Mb
銆�銆�DSP Slice 鏁�(sh霉)閲忥細绱� 2,880 鍊�
銆�銆�閰嶇疆妯″紡锛歋lave Serial/SelectMAP
銆�銆�I/O 寮曡叧鏁�(sh霉)锛氭渶澶� 1,530 鍊�
銆�銆�鏈�澶у伐浣滈牷鐜囷細瓒呴亷 550 MHz
銆�銆�鍔熻�楄寖鍦嶏細鏍规摎(j霉)鎳夌敤涓嶅悓锛屽吀鍨嬪嫊鎱�(t脿i)鍔熻�楃磩鐐� 10W 鑷� 20W
XC7VX1140T-1FLG1926C 鐨勪富瑕佺壒鎬у寘鎷細
銆�銆�1. 楂樺瘑搴﹂倧杓硣婧愶細鏀寔寰╅洔鐨勬暩(sh霉)瀛椾俊铏熻檿鐞嗙畻娉曞拰澶ц(gu墨)妯″苟琛岃▓绠椾换鍕�銆�
銆�銆�2. 鍏�(n猫i)缃珮閫熸帴鍙ｇ‖鏍革細渚嬪闆嗘垚鐨� PCIe Gen3 x8 鎴� x16 鎺у埗鍣�锛岃兘澶犵洿鎺ョ敤浜庢湇鍕欏櫒鎴栧祵鍏ュ紡绯荤当(t菕ng)鐨勫姞閫熷崱瑷▓銆�
銆�銆�3. 澶у閲忓瓨鍎插櫒锛氶珮閬� 68Mb 鐨� Block RAM 鍜屽垎甯冨紡 RAM 璩囨簮锛屾豢瓒虫暩(sh霉)鎿�(j霉)绶╂矕鍜岀珐瀛樼殑闇�姹傘��
銆�銆�4. 璞愬瘜鐨� DSP Slice锛氭瘡鍊� DSP Slice 鍖呭惈涔樻硶鍣ㄥ拰鍔犳硶鍣�锛岄潪甯搁仼鍚堟诞榛為亱绠楀拰鐭╅櫍瑷堢畻銆�
銆�銆�5. 鏀寔澶氶�熺巼鏀剁櫦(f膩)鍣細鏈�楂樺彲閬� 13.1 Gbps 鐨� GTX/GTH 鏀剁櫦(f膩)鍣紝閬╁悎鍏夌簴閫氫俊鍜岃儗鏉夸簰閫�銆�
銆�銆�6. 闈堟椿鐨勬檪閻樼鐞嗭細鍏�(n猫i)宓� PLL 鍜� MMCM 妯″锛屾敮鎸佺簿纰虹殑鏅傞悩鍒嗛厤鍜屽�嶉牷/鍒嗛牷鍔熻兘銆�
銆�銆�7. 楂樺彲闈犳�цō瑷堬細閫氶亷鍐椾綑鏋舵鍜岀尘閷鍒舵彁鍗囩郴绲�(t菕ng)绌�(w臎n)瀹氭��锛岀壒鍒ラ仼鍚堝伐妤�(y猫)鍜岃粛宸ラ牁鍩熴��
XC7VX1140T-1FLG1926C 寤ｆ硾鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 楂樻�ц兘瑷堢畻锛氬娣卞害瀛哥繏鎺ㄧ悊鍔犻��銆佺瀛歌▓绠楀拰澶ф暩(sh霉)鎿�(j霉)鍒嗘瀽銆�
銆�銆�2. 閫氫俊鍩虹瑷柦锛氬寘鎷熀绔欒檿鐞�銆佽矾鐢卞櫒鍜屼氦鎻涙鐨勬牳蹇冮倧杓帶鍒�銆�
銆�銆�3. 瑕栭牷铏曠悊锛氬鐝�(xi脿n) 4K/8K 瑕栭牷绶ㄧ⒓瑙ｇ⒓銆佸湒鍍忓寮峰強瀵︽檪娴佸獟楂斿偝杓�銆�
銆�銆�4. 娓│娓噺瑷倷锛氱敤浣滀俊铏熺敓鎴愬拰閲囬泦鐨勬牳蹇冭檿鐞嗗櫒銆�
銆�銆�5. 鑸┖鑸ぉ鑸囧湅闃诧細渚嬪闆烽仈淇¤櫉铏曠悊銆佽(w猫i)鏄熼�氫俊閺堣矾鍜屽皫鑸郴绲�(t菕ng)銆�
銆�銆�6. 閱�(y墨)鐧傚奖鍍忥細鏀寔 CT 鎺冩弿鍎�銆丮RI 瑷倷涓殑鍦栧儚閲嶅缓绠楁硶銆�
XC7VX980T-1FLG1926C
銆�銆�XC7VX690T-1FLG1926C
