大規(guī)�可編程邏輯器�(Programmable Logic Devices�,是EDA得以�(shí)�(xiàn)的硬件基�(chǔ),通過編程,可靈活方便地構(gòu)建和修改�(shù)字電子系�(tǒng)。可編程邏輯器件�集成電路技�(shù)�(fā)展的�(chǎn)�。很早以�,電子工程師們就曾設(shè)想設(shè)�(jì)一種邏輯可再編程的器件,但由于集成電路�(guī)模的限制,難以實(shí)�(xiàn)�20世紀(jì)70年代,集成電路技�(shù)迅猛�(fā)展,隨著集成電路�(guī)模的增大,MSI(Medium Scale Integrated Circuit�,LSI(Large Scale Integrated Circuit)出�(xiàn),可編程邏輯器件才得以誕生和迅速發(fā)��
PLD的分類繁�,各生�(chǎn)廠家命名不一,一般可按以下幾種方法�(jìn)行分�.
按集成度來區(qū)�
1、簡(jiǎn)單PLD,邏輯門�(shù)500門以下,包括PROM,PLA,PAL,GAL等器�.
2、復(fù)雜PLD,芯片集成度高,邏輯門�(shù)500門以上,或以GAL22V10作參�,集成度大于GAL22V10,包括EPLD,CPLD,FPGA等器�.
從編程結(jié)�(gòu)來區(qū)�
1、乘積項(xiàng)�(jié)�(gòu)PLD,包括PROM,PLA,PAL,GAL,EPLD,CPLD等器�.
2、查找表�(jié)�(gòu)PLD,FPGA屬此類器�.
從互連結(jié)�(gòu)來分
1、確定型PLD.確定型PLD提供的互連結(jié)�(gòu),每次用相同的互連線布線,其時(shí)間特性可以確定預(yù)�(如由�(shù)�(jù)手冊(cè)查出),是固定的,如CPLD.
2、統(tǒng)�(jì)型PLD.�(tǒng)�(jì)型結(jié)�(gòu)是指�(shè)�(jì)系統(tǒng)�(shí),其時(shí)間特性是不可以預(yù)知的,每次�(zhí)行相同的功能�(shí),卻有不同的布線模�,因而無法預(yù)知線路的延時(shí),如Xilinx公司的FPGA器件.
從編程工藝來區(qū)�
1、熔絲型PLD,如早期的PROM器件.編程過程就是根據(jù)�(shè)�(jì)的熔絲圖文件來燒斷對(duì)�(yīng)的熔�,獲得所需的電�.
2、反熔絲型PLD,如OTP型FPGA器件.其編程過程與熔絲型PLD相類�,但結(jié)果相�,在編程處擊穿漏層使兩�(diǎn)之間�(dǎo)�,而不是斷�.
OTP是一次可編程(OneTimeProgramming)的英文縮�,以上兩類都是OTP器件.
3、EPROM型PLD,EPROM是可擦可編程只讀存儲(chǔ)�(ErasablePROM)的英文縮�,EPROM型PLD采用紫外線擦�,電可編程,但編程電壓一般較�,編程�,下次編程前要用紫外線擦除上次編程�(nèi)�.
在制造EPROM型PLD�(shí),如果不留用于紫外線擦除的石英窗口,也就成了OTP器件.
4、EEPROM型PLD,EEPROM是電可擦可編程只讀存儲(chǔ)�(ElectricallyErasablePROM)的英文縮�,與EPROM型PLD相比,不用紫外線擦�,可直接用電擦�,使用更方�,GAL器件和大部分EPLD,CPLD器件都是EEPROM型PLD.
5、SRAM型PLD,SRAM是靜�(tài)隨機(jī)存取存儲(chǔ)�(StaticRadomAccessMemory)的英文縮�,可方便快速的編程(也叫配置),但掉電后,其內(nèi)容即丟失,再次上電需要重新配�,或加掉電保護(hù)裝置以防掉電.大部分FPGA器件都是SRAM型PLD.
第一階段
PLD誕生及簡(jiǎn)單PLD�(fā)展階�
二十世紀(jì)七十年代,熔絲編程的PROM(ProgrammableReadOnlyMemory)和PLA(ProgrammableLogicArray)的出�(xiàn),標(biāo)志著PLD的誕�??删幊踢壿嬈骷钤缡歉鶕?jù)�(shù)字電子系�(tǒng)組成基本單元-門電路可編程來�(shí)�(xiàn)�,任何組合電路都可用與門和或門組成,�(shí)序電路可用組合電路加上存�(chǔ)單元來實(shí)�(xiàn).早期PLD就是用可編程的與陣列�(�)可編程的或陣列組成的�
PROM是采用固定的與陣列和可編程的或陣列組成的PLD,由于輸入變量的增加會(huì)引起存儲(chǔ)容量的急劇上升,只能用于簡(jiǎn)單組合電路的編程。PLA是由可編程的與陣列和可編程的或陣列組成的,克服了PROM隨著輸入變量的增加規(guī)模迅速增加的問題,利用率�,但由于與陣列和或陣列都可編�,軟件算法�(fù)�,編程后器件�(yùn)行速度�,只能在小規(guī)模邏輯電路上�(yīng)用。這兩種器件在EDA上已不再采用,但PROM作為存儲(chǔ)器,PLA作為全定制ASIC�(shè)�(jì)技�(shù),還在應(yīng)��
二十世紀(jì)七十年代末,AMD公司�(duì)PLA�(jìn)行了改�(jìn),推出了PAL(ProgrammableArrayLogic)器件,PAL與PLA相似,也由與陣列和或陣列組成,但在編程接�(diǎn)上與PAL不同,而與PROM相似,或陣列是固定的,只有與陣列可編�?;蜿嚵泄潭ㄅc陣列可編程結(jié)�(gòu),簡(jiǎn)化了編程算法,�(yùn)行速度也提高了,適用于中小�(guī)模可編程電路。但PAL為適�(yīng)不同�(yīng)用的需�,輸出I/O�(jié)�(gòu)也要跟著變化,輸出I/O�(jié)�(gòu)很多,而一種輸出I/O�(jié)�(gòu)方式就有一種PAL器件,給生產(chǎn),使用帶來不便。且PAL器件一般采用熔絲工藝生�(chǎn),一次可編程,修改電路需要更換整�(gè)PAL器件,成本太�。PAL已被GAL所取代�
以上可編程器件,都是乘積�(xiàng)可編程結(jié)�(gòu),都只解決了組合邏輯電路的可編程問題,對(duì)于時(shí)序電路,需要另外加上鎖存器,觸�(fā)器來�(gòu)�,如PAL加上輸出寄存�,就可實(shí)�(xiàn)�(shí)序電路可編程�
第二階段
乘積�(xiàng)可編程結(jié)�(gòu)PLD�(fā)展與成熟階段
二十世紀(jì)八十年代�,Lattice(萊迪�)公司開始研究一種新的乘積項(xiàng)可編程結(jié)�(gòu)PLD�1985年推出了一種在PAL基礎(chǔ)上改�(jìn)的GAL(GenericArrayLogic)器件。GAL器件首次在PLD上采用EEPROM工藝,能夠電擦除重復(fù)編程,使得修改電路不需更換硬件,可以靈活方便地�(yīng)�,乃至更�?lián)Q代�
在編程結(jié)�(gòu)�,GAL沿用了PAL或陣列固定與陣列可編程結(jié)�(gòu),而對(duì)PAL的輸出I/O�(jié)�(gòu)�(jìn)行了改�(jìn),增加了輸出邏輯宏單元OLMC(outputLogicMacroCell),OLMC�(shè)有多種組�(tài),使得每�(gè)I/O引腳可配置成專用組合輸出,組合輸出雙向口,寄存器輸�,寄存器輸出雙向口,專用輸入等多種功能,為電路�(shè)�(jì)提供了極大的靈活�。同�(shí),也解決了PAL器件一種輸出I/O�(jié)�(gòu)方式就有一種器件的問題,具有通用�。而且GAL器件是在PAL器件基礎(chǔ)上設(shè)�(jì)的,與許多PAL器件是兼容的,一種GAL器件可以替換多種PAL器件,因�,GAL器件得到了廣泛的�(yīng)�.GAL器件主要�(yīng)用在中小�(guī)??删幊屉娐罚?,GAL器件也加上了ISP功能,稱ispGAL器件�
二十世紀(jì)八十年代中期,ALTERA(阿特�)公司推出了EPLD(ErasablePLD)器件,EPLD器件比GAL器件有更高的集成�,采用EPROM工藝或EEPROM工藝,可用紫外線或電擦�,適用于較大規(guī)模的可編程電�,也獲得了廣泛的應(yīng)�.
第三階段
�(fù)雜可編程器件�(fā)展與成熟階段
二十世紀(jì)八十年代中期,Xilinx(西林克司)公司提出了現(xiàn)�(chǎng)可編�(FieldProgrammability)的概�,并生�(chǎn)出世界上第一片F(xiàn)PGA器件,FPGA是現(xiàn)�(chǎng)可編程門陣列(FieldProgrammableGateArray)的英文縮�,已經(jīng)成了大規(guī)??删幊踢壿嬈骷幸淮箢惼骷目偡Q.FPGA器件一般采用SRAM工藝,編程�(jié)�(gòu)為可編程的查找表(Look-UpTable,LUT)�(jié)�(gòu).FPGA器件的特�(diǎn)是電路規(guī)模大,配置靈活,但SRAM需掉電保護(hù),或開�(jī)后重新配�.
二十世紀(jì)八十年代�,Lattice公司提出了在系統(tǒng)可編�(In-SystemProgrammability,ISP)的概�,并推出了一系列具有ISP功能的CPLD器件,將PLD的發(fā)展推向了一�(gè)新的�(fā)展時(shí)�.CPLD即復(fù)雜可編程邏輯器件(ComplexProgrammableLogicDevice)的英文縮�,Lattice公司推出CPLD器件開創(chuàng)了PLD�(fā)展的新紀(jì)�,也即�(fù)雜可編程邏輯器件的快速推廣與�(yīng)�.CPLD器件采用EEPROM工藝,編程�(jié)�(gòu)在GAL器件基礎(chǔ)上�(jìn)行了�(kuò)展和改�(jìn),使得PLD更加靈活,�(yīng)用更加廣�.
�(fù)雜可編程邏輯器件有FPGA和CPLD兩種主要�(jié)�(gòu),�(jìn)入二十世紀(jì)九十年代�,兩種�(jié)�(gòu)都得到了飛速發(fā)�,尤其是FPGA器件已超過CPLD,走入成熟�,因其�(guī)模大,拓展了PLD的應(yīng)用領(lǐng)�.器件的可編程邏輯門�(shù)已達(dá)上千萬門以上,可以�(nèi)嵌許多種�(fù)雜的功能模塊,如CPU�,DSP�,PLL(鎖相�(huán))�,可以�(shí)�(xiàn)單片可編程系�(tǒng)(SystemonProgrammableChip,SoPC).
拓展了的在系�(tǒng)可編程�(ispXP),是Lattice公司集中了E2PROM和SRAM工藝的最佳特性而推出的一種新的可編程技�(shù).ispXP兼收并蓄了E2PROM的非易失單元和SRAM的工藝技�(shù),從而在單�(gè)芯片上同�(shí)�(shí)�(xiàn)了瞬�(shí)上電和無限可重構(gòu)�.ispXP器件上分布的E2PROM陣列�(chǔ)存著器件的組�(tài)信息.在器件上電時(shí),這些信息以并行的方式被傳遞到用于控制器件工作的SRAM�.新的ispXFPGATMFPGA系列與ispXPLDTMCPLD系列均采用了ispXP技�(shù).
除了�(shù)字可編程器件�,模擬可編程器件也受到了大家的重視,Lattice公司提供有ispPAC系列�(chǎn)品供選用.
維庫電子�,電子知�(shí),一查百通!
已收錄詞�153979�(gè)