鏅傞枔锛�2025/4/30 11:40:27
闁辫畝锛�36
XC7VX690T-1FFG1761I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-7 绯诲垪楂樼 FPGA 鑺墖銆傝┎绯诲垪鑺墖鍩轰簬 28nm 鍒剁▼宸ヨ棟锛屽叿鏈夐珮閭忚集瀵嗗害銆佽睈瀵岀殑 DSP 妯″鍜岄珮閫熶覆琛屾敹鐧�(f膩)鍣ㄨ硣婧�锛岄仼鐢ㄤ簬楂樻�ц兘瑷堢畻銆侀�氫俊绯荤当銆佹暩鎿氫腑蹇冨姞閫熷拰鑸┖鑸ぉ绛夊京闆滄噳鐢ㄥ牬鏅�銆�
銆�銆�XC7VX690T 鏄� Virtex-7 绯诲垪涓殑涓�鍊嬪叿楂斿瀷铏�锛屽叾灏佽鐐� FFG1761锛岄�熷害绛夌礆鐐� -1锛屼唬琛ㄤ簡杓冮珮鐨勬�ц兘绱氬垾銆�
鍣ㄤ欢椤炲瀷锛欶PGA
銆�銆�鍒剁▼宸ヨ棟锛�28nm
銆�銆�閭忚集鍠厓鏁搁噺锛氱磩 690,000
銆�銆�DSP Slice 鏁搁噺锛�4,100
銆�銆�RAM 璩囨簮锛氱磩 32.6 Mb
銆�銆�楂橀�熸敹鐧�(f膩)鍣ㄦ暩閲忥細72
銆�銆�鏀剁櫦(f膩)鍣ㄩ�熺巼鑼冨湇锛氭渶楂樺彲閬� 13.1 Gbps
銆�銆�I/O 寮曡叧鏁革細1,592
銆�銆�渚涢浕闆诲锛氭牳蹇冮浕澹� 1.0V锛岃紨鍔╅浕澹� 1.8V/2.5V/3.3V
銆�銆�灏佽褰㈠紡锛欶FG1761
銆�銆�宸ヤ綔婧害鑼冨湇锛�-40掳C 鑷� +100掳C
銆�銆�閫熷害绛夌礆锛�-1
XC7VX690T-1FFG1761I 鎻愪緵鍗撹秺鐨勬�ц兘鍜岄潏娲绘�э紝涓昏鐗归粸鍖呮嫭锛�
銆�銆�1. 楂樺瘑搴﹂倧杓硣婧愶細鏀寔寰╅洔鐨勬暩瀛椾俊铏熻檿鐞嗗拰鎺у埗閭忚集瀵︾従銆�
銆�銆�2. 楂橀�熶覆琛屾敹鐧�(f膩)鍣細鍏х疆澶氶仈 72 鍊� GTX/GTH 鏀剁櫦(f膩)鍣紝鑳藉浠ラ珮閬� 13.1 Gbps 鐨勯�熺巼閬嬭锛岄仼鍚堥珮閫熸暩鎿氬偝杓�銆�
銆�銆�3. DSP Slice锛氶泦鎴愬ぇ閲� DSP Slice锛屽皥鐐洪珮鏁堟诞榛為亱绠楀拰鍥哄畾榛為亱绠楄ō瑷�锛屽唬娉涙噳鐢ㄤ簬鏁稿瑷堢畻銆佸湒鍍忚檿鐞嗙瓑闋樺煙銆�
銆�銆�4. 鍏у祵瀛樺劜鍣ㄦā濉婏細鎻愪緵 BRAM 鍜屽垎甯冨紡 RAM锛岀附瀹归噺閬斿埌绱� 32.6 Mb锛岀敤浜庣珐瀛樻垨绶╂矕鏁告摎銆�
銆�銆�5. 鍙摯灞曟�э細閫氶亷 PCI Express 绛夋帴鍙ｅ崝璀拌紩鏉捐垏鍏朵粬瑷倷浜掕伅銆�
銆�銆�6. 鍔熻�楀劒(y艒u)鍖栵細鏀寔鍕曟厠(t脿i)鍔熻�楄绡�(ji茅)鎶�琛�锛屽彲鏍规摎瀵﹂殯闇�姹傝鏁磋姱鐗囩殑宸ヤ綔鐙�鎱�(t脿i)浠ラ檷浣庤兘鑰�銆�
銆�銆�7. 澧炲挤鐨勫彲闈犳�у拰鎶楄蓟灏勮兘鍔涳細閮ㄥ垎鍨嬭櫉缍撻亷灏堥杸瑷▓锛岄仼鐢ㄤ簬妤电鐠�(hu谩n)澧冧笅鐨勬噳鐢�銆�
瑭� FPGA 鍣ㄤ欢鍙唬娉涙噳鐢ㄤ簬浠ヤ笅闋樺煙锛�
銆�銆�1. 閫氫俊鍩虹瑷柦锛氬鐒＄窔鍩虹珯銆佽矾鐢卞櫒鍜屼氦鎻涙涓殑淇¤櫉铏曠悊銆�
銆�銆�2. 鏁告摎涓績鍔犻�燂細鍖呮嫭鏈嶅嫏鍣ㄨ矤杓夊潎琛�銆佹暩鎿氬绺拰鍔犲瘑绛変换鍕�銆�
銆�銆�3. 楂樻�ц兘瑷堢畻 (HPC)锛氱敤浜庣瀛歌▓绠椼�佹鍣ㄥ缈掕〒绶村拰鎺ㄧ悊銆�
銆�銆�4. 閱�(y墨)鐧傛垚鍍忥細鏀寔瀵︽檪鍦栧儚铏曠悊鍜屽垎鏋愩��
銆�銆�5. 宸ユキ(y猫)鑷嫊鍖栵細瀵︾従寰╅洔鐨勯亱鍕曟帶鍒跺拰鏁告摎閲囬泦銆�
銆�銆�6. 鑸┖鑸ぉ鑸囧湅闃诧細婊胯冻闂滈嵉浠诲嫏绯荤当灏嶉珮鎬ц兘鍜屽彲闈犳�х殑瑕佹眰銆�
XC7VX690T-2FFG1761I
銆�銆�XC7VX690T-3FFG1761C
