鏅傞枔锛�2025/5/12 9:23:01
闁辫畝锛�26
5SGXEA7K3F40I3 鏄敱 Intel 鎻愪緵鐨勪竴娆� Stratix V 绯诲垪 FPGA锛堢従鍫村彲绶ㄧ▼闁�闄ｅ垪锛夈�傝┎绯诲垪鐨� FPGA 閲濆皪楂樻�ц兘瑷堢畻鍜屽京闆滀俊铏熻檿鐞嗘噳鐢ㄩ�茶浜嗗劒(y艒u)鍖�锛岄噰鐢� 28nm 鍒剁▼宸ヨ棟鍒堕�犮�係tratix V 绯诲垪鍣ㄤ欢鏀寔澶氱ó楂橀�熸帴鍙ｅ拰闈堟椿鐨勮ō瑷堟灦妲�锛岄仼鍚堜簬閫氫俊鍩虹瑷柦銆佽粛浜�銆佽埅绌鸿埅澶╀互鍙婇啱(y墨)鐧傛垚鍍忕瓑闋樺煙銆�
銆�銆�閫欐 FPGA 鍏ч儴闆嗘垚浜嗚睈瀵岀殑鏁稿瓧淇¤櫉铏曠悊璩囨簮銆佸祵鍏ュ紡瀛樺劜鍣ㄥ浠ュ強楂樻�ц兘 I/O 妯″锛屽悓鏅傛彁渚涘挤澶х殑纭牳铏曠悊鍣ㄧ郴绲�(t菕ng)閬搁爡浠ユ豢瓒充笉鍚屾噳鐢ㄩ渶姹�銆�
鍨嬭櫉锛�5SGXEA7K3F40I3
銆�銆�鍝佺墝锛欼ntel
銆�銆�绯诲垪锛歋tratix V
銆�銆�灏佽椤炲瀷锛欶BGA
銆�銆�I/O 鏁搁噺锛�1033
銆�銆�閭忚集鍠厓鏁搁噺锛氱磩 298K
銆�銆�鏁稿瓧淇¤櫉铏曠悊鍣� (DSP) 妯″鏁搁噺锛�1260
銆�銆�鍏ч儴瀛樺劜鍣ㄥ閲忥細~52.7 Mb
銆�銆�宸ヤ綔闆诲锛�1.0V 鏍稿績闆诲 / 1.8V 鎴� 2.5V I/O 闆诲
銆�銆�鏈�澶у伐浣滈牷鐜囷細瓒呴亷 500 MHz锛堣鍏烽珨瑷▓鑰屽畾锛�
銆�銆�鍒剁▼宸ヨ棟锛�28nm
5SGXEA7K3F40I3 鍏峰倷浠ヤ笅椤憲鐗规�э細
銆�銆�1. 楂樻�ц兘鏋舵锛歋tratix V 鍩轰簬楂樼礆鍙法绋嬮倧杓灦妲嬶紝鍏佽ū鐢ㄦ埗閫氶亷纭欢鎻忚堪瑾炶█锛堝 Verilog 鎴� VHDL锛夎嚜瀹氱京鍔熻兘妯″銆�
銆�銆�2. 寮峰ぇ鐨� DSP 鑳藉姏锛氬寘鍚ぇ閲忓皥鐢� DSP 妯″锛岀敤浜庡鐝惧京闆滅殑鏁稿閬嬬畻鍜屾烤娉㈠櫒瑷▓锛岄仼鐢ㄤ簬闊抽牷/瑕栭牷铏曠悊鍙婇浄閬斾俊铏熻檿鐞�銆�
銆�銆�3. 闈堟椿鐨勬帴鍙ｆ敮鎸侊細鏀寔 PCIe Gen3銆�10GbE銆丆PRI 绛夊绋珮閫熶覆琛屽崝(xi茅)璀�锛岄倓鍏煎 DDR3 鍜� QDR-IV 瀛樺劜鍣ㄦ帴鍙�銆�
銆�銆�4. 宓屽叆寮忕‖鏍歌檿鐞嗗櫒锛氶儴鍒嗙増鏈泦鎴� ARM Cortex-A9 MPCore 铏曠悊鍣ㄥ瓙绯荤当(t菕ng)锛屾彁渚涜粺纭祼鍚堢殑瑙ｆ焙鏂规銆�
銆�銆�5. 楂樺彲闈犳�э細鍏峰倷绯鹃尟纰� (ECC) 鍔熻兘锛屾彁鍗囨暩鎿氬畬鏁存��锛屽苟鏀寔鍕曟厠(t脿i)閮ㄥ垎閲嶉厤缃妧琛撲互鍎�(y艒u)鍖栧姛鑰楀拰闈堟椿鎬�銆�
銆�銆�6. 瀹夊叏鐗规�э細鎻愪緵鍔犲瘑瀵嗛懓绠＄悊銆佸畨鍏ㄥ暉鍕曠瓑鍔熻兘锛屼繚璀风煡璀樼敘娆婂拰绯荤当(t菕ng)瀹夊叏鎬�銆�
5SGXEA7K3F40I3 涓昏鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 閫氫俊瑷倷锛氬寘鎷熀绔欐敹鐧�(f膩)淇℃銆佸厜鍌宠几缍茬怠绡�(ji茅)榛炵瓑闇�瑕侀珮鎬ц兘鏁告摎铏曠悊鑳藉姏鐨勫湴鏂�銆�
銆�銆�2. 宸ユキ(y猫)鑷嫊鍖栵細鐢ㄤ綔瀵︽檪鎺у埗绯荤当(t菕ng)鐨勪富鎺ц姱鐗�锛屾敮鎸佸京闆滅殑绠楁硶鍩�(zh铆)琛屽拰澶氫换鍕欏苟琛岃檿鐞�銆�
銆�銆�3. 杌嶄簨鑸囧湅闃诧細鍦ㄩ浄閬�銆佽伈鍚剁瓑淇¤櫉铏曠悊瑷倷涓櫦(f膩)鎻棞閸典綔鐢ㄣ��
銆�銆�4. 閱�(y墨)鐧傚奖鍍忥細鍔犻�熷湒鍍忛噸寤洪亷绋�锛屾彁楂樿ê鏂锋晥鐜�銆�
銆�銆�5. 鏁告摎涓績锛氫綔鐐哄崝(xi茅)铏曠悊鍣ㄥ垎鎿旀湇鍕欏櫒涓� CPU 鐨勮矤杓�锛岀壒鍒ユ槸鍦ㄦ鍣ㄥ缈掓帹鐞嗗拰澶ф暩鎿氬垎鏋愬牬鏅笅銆�
銆�銆�6. 瑕栭牷寤ｆ挱锛氭敮鎸侀珮鍒嗚鲸鐜囪闋荤法纰艰В纰间互鍙婄壒鏁堢敓鎴愩��
5SGXEA7K3F40E3, 5SGXEA7K3F40N3
