日韩欧美国产极速不卡一区,国产手机视频在线观看尤物,国产亚洲欧美日韩蜜芽一区,亚洲精品国产免费,亚洲二区三区无码中文,A大片亚洲AV无码一区二区三区,日韩国语国产无码123

您好,歡迎來到維庫電子市�(chǎng)�(wǎng) 登錄 | 免費(fèi)注冊(cè)

CMOS邏輯電路
閱讀�7541�(shí)間:2023-04-17 15:45:37

    CMOS邏輯電路代表互補(bǔ)的金屬氧化物半導(dǎo)�(Complementary Metal-Oxide-Semiconductor),它指的是一種特殊類型的電子集成電路(IC)�

定義

    CMOS是單詞的首字母縮�,集成電路是一塊微小的硅片,它包含有幾百萬�(gè)電子元件。術(shù)語IC隱含的含義是將多�(gè)單獨(dú)的集成電路集成到一�(gè)電路�,產(chǎn)生一�(gè)十分緊湊的器�。在通常的術(shù)語中,集成電路通常稱為芯片,而為�(jì)算機(jī)�(yīng)用設(shè)�(jì)的IC稱為�(jì)算機(jī)芯片�
    雖然制造集成電路的方法有多種,但對(duì)于數(shù)字邏輯電路而言CMOS是主要的方法。桌�?zhèn)€人�(jì)算機(jī)、工作站、視頻游戲以及其它成千上萬的其它�(chǎn)品都依賴于CMOS集成電路來完成所需的功�。當(dāng)我們注意到所有的�(gè)人計(jì)算機(jī)都使用專門的CMOS芯片,如眾所周知的微處理�,來獲得�(jì)算性能�(shí)� CMOS IC的重要性就不言而喻��

�(yōu)�(diǎn)

    相對(duì)于其他邏輯系�,CMOS邏輯電路具有以下�(yōu)�(diǎn)�
    1、允許的電源電壓范圍�,方便電源電路的�(shè)�(jì)�
    2、邏輯擺幅大,使電路抗干擾能力強(qiáng)�
    3、靜�(tài)功耗低�
    4、隔離柵�(jié)�(gòu)使CMOS器件的輸入電阻極大,從而使CMOS期間�(qū)�(dòng)同類邏輯門的能力比其他系列�(qiáng)得多CMOS�(fā)展歷史早期的CMOS元件和主要的�(jìng)�(zhēng)�(duì)手BJT相比,很容易受到靜電放電(ElectroStaticDischarge,ESD)的破壞�

介紹

    CMOS邏輯電路,分兩部�,上拉部分,下拉部分。上拉部分由PMOS管電路構(gòu)�,下拉部分由NMOS管電路組�,如下。上下拉,形成互�(bǔ)�
    由前面的基礎(chǔ)可知,CMOS只能�(shí)�(xiàn)基本邏輯的非,比如或邏輯,與邏輯,如果不加反相器,CMOS只能�(shí)�(xiàn)或非,與非邏輯。原因就是上拉邏輯只能用PMOS�(shí)�(xiàn),下拉邏輯只能由NMOS�(shí)�(xiàn),而PMOS的導(dǎo)通需要輸入信�(hào)�0,NMOS�(dǎo)通需要輸入信�(hào)�1�
    一般的�(shè)�(jì)過程
    既然如此,在用CMOS�(shí)�(xiàn)邏輯電路�(shí),一般可以照如下順序去做�
    可以先將其整體先加上一�(gè)�,作相應(yīng)的邏輯轉(zhuǎn)��
    上拉邏輯中各�(gè)PMOS,與操作為并�(lián),或操作為串�(lián)�
    下拉邏輯中各�(gè)NMOS,與操作為串�(lián),或操作為并�(lián)�
    舉例說明
    比如我們想從CMOS層去�(shí)�(xiàn)邏輯 OUT = D+A*(B+C) (減�(hào)�-”表示取反(非)操作,�+”表示或,*表示與)�
    �(shè)�(jì)過程如下�
    OUT = - ( -(D+A*(B+C)) )
    OUT1 = -(D+A*(B+C))
    OUT = -OUT1
    �(duì)于OUT1 = -(D+A*(B+C)),正好是邏輯整體上帶了�(gè)�,設(shè)�(jì)(D+A*(B+C))部分之后再加上一�(gè)非即可�
    故對(duì)于上拉邏�:
    1、或操作為串�(lián),從而輸入B,C接到的PMOS之間為串�(lián)�
    2、與操作為并�(lián),故輸入A接到的PMOS跟B,C或邏輯之間為并聯(lián)�
    3、或操作為串�(lián),故D與A*(B+C)的PMOS邏輯為串�(lián)�
    �(duì)于下拉邏輯與上拉邏輯正好相反�
    4、或操作為并�(lián),從而輸入B,C接到的NMOS之間為并�(lián)�
    5、與操作為串�(lián),故輸入A接到的NMOS跟B,C或邏輯之間為串聯(lián)�
    6、或操作為并�(lián),故D與A*(B+C)的NMOS邏輯為并�(lián)�
    7、從而得� OUT1 = -(D+A*(B+C)) 的CMOS�(shí)�(xiàn)如下�
    過程中上下拉兩部分的邏輯式相�,組合起來后,自行補(bǔ)充一�(gè)��
    則實(shí)際分析電路中,一般只需單獨(dú)分析一部分就行了�

維庫電子�,電子知�(shí),一查百��

已收錄詞�153979�(gè)

台安�| 永德�| 康定�| 泾源�| 上饶�| 张北�| 宜川�| 大荔�| 琼海�| 德阳�| 澄城�| 仁布�| 三台�| 澎湖�| 高唐�| 斗六�| 潜山�| 新和�| 修水�| 宜君�| 桦南�| 辉县�| 枣阳�| 农安�| 郎溪�| 嘉义�| 万源�| 云和�| 彩票| 库尔勒市| 安图�| 万年�| 阳朔�| 平泉�| 苍溪�| 林芝�| 兴业�| 彭州�| 申扎�| 文化| 伊金霍洛�|