上拉就是將不確定的信號通過一�電阻嵌位在高電平!電阻同時起限流作用!下拉同��
上拉是對器件注入電流,下拉是輸出電流�
弱強只是上拉電阻的阻值不同,沒有什么嚴格區(qū)��
對于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的,上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道�
一般作單鍵觸發(fā)使用時,如果IC本身沒有�(nèi)接電�,為了使單鍵維持在不被觸�(fā)的狀�(tài)或是觸發(fā)后回到原狀�(tài),必須在IC外部另接一電阻�
�(shù)字電路有三種狀�(tài):高電平、低電平、和高阻狀�(tài),有些應用場合不希望出現(xiàn)高阻狀�(tài),可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀�(tài),具體視設計要求而定�
一般說的是I/O端口,有的可以設�,有的不可以設置,有的是�(nèi)置,有的是需要外�,I/O端口的輸出類似與一個三極管的C,當C接通過一個電阻和電源連接在一起的時�,該電阻成為上C拉電�,也就是�,如果該端口正常時為高電�,C通過一個電阻和地連接在一起的時�,該電阻稱為下拉電阻,使該端口平時為低電平,作用嗎:比如:當一個接有上拉電阻的端口設為輸如狀�(tài)�,他的常�(tài)就為高電�,用于檢測低電平的輸入�
上拉電阻是用來解決總線驅(qū)動能力不足時提供電流�。一般說法是拉電�,下拉電阻是用來吸收電流�,也就是你同學說的灌電流�
1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠�;電阻大,電流小�
2、從確保足夠的驅(qū)動電流考慮應當足夠�;電阻小,電流大�
3、對于高速電�,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常�1k�10k之間選取。對下拉電阻也有類似道理�
1、當TTL電路�(qū)動CMOS電路時,如果電路輸出的高電平低于CMOS電路的高電平(一般為3.5V�� 這時就需要在TTL的輸出端接上拉電�,以提高輸出高電平的值�
2、OC門電路必須使用上拉電阻,以提高輸出的高電平��
3、為增強輸出引腳的驅(qū)動能�,有的單片機管腳上也常使用上拉電��
4、在CMOS芯片�,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻以降低輸入阻抗, 提供泄荷通路�
5、芯片的管腳加上拉電阻來提高輸出電平,從而提高芯片輸入信號的噪聲容限,增強抗干擾能力�
6、提高總線的抗電磁干擾能�,管腳懸空就比較容易接受外界的電磁干��
7、長線傳輸中電阻不匹配容易引起反射波干擾,加�、下拉電阻是電阻匹配,有效的抑制反射波干��
需要注意的是,上拉電阻太大會引起輸出電平的延遲。(RC延時�
一般CMOS門電路輸出不能給它懸空,都是接上拉電阻設定成高電平�
下拉電阻:和上拉電阻的原理差不多� 只是拉到GND去而已� 那樣電平就會被拉�� 下拉電阻一般用于設定低電平或者是阻抗匹配(抗回波干�)�
上拉電阻阻值的選擇原則包括:
1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠�;電阻大,電流小�
2、從確保足夠的驅(qū)動電流考慮應當足夠??;電阻小,電流大�
3、對于高速電�,過大的上拉電阻可能邊沿變平��
綜合考慮以上三點,通常�1k�10k之間選取。對下拉電阻也有類似道理�
一般作單鍵觸發(fā)使用�,如果IC本身沒有�(nèi)接電�,為了使單鍵維持在不被觸�(fā)的狀�(tài)或是觸發(fā)后回到原狀�(tài),必須在IC外部另接一電阻�
�(shù)字電路有三種狀�(tài):高電平、低電平、和高阻狀�(tài),有些應用場合不希望出現(xiàn)高阻狀�(tài),可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀�(tài),具體視設計要求而定�
一般說的是I/O端口,有的可以設�,有的不可以設置,有的是�(nèi)�,有的是需要外�,I/O端口的輸出類似于一個三極管的C,當C接通過一個電阻和電源連接在一起的時�,該電阻成為上拉電阻,也就是�,該端口正常時為高電�;C通過一個電阻和地連接在一起的時�,該電阻稱為下拉電阻�
上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的問題的。一般說法是上拉增大電流,下拉電阻是用來吸收電流�
維庫電子�,電子知�,一查百��
已收錄詞�160707�