利用�(�)校驗(yàn)方法�(jìn)行檢錯的組合邏輯電路稱為奇偶校驗(yàn)��
根據(jù)代碼中全部位�(shù)相加的“和”來�(jìn)行奇校驗(yàn)或偶校驗(yàn)�
“和”操作的特點(diǎn):偶�(shù)�1,它的和總是0;奇�(shù)�1,它的和總是1�
圖中所示為一個具有奇校驗(yàn)器的�(shù)�(jù)傳輸系統(tǒng),它采用了兩�74LS280�
在發(fā)送端:使用一�74LS280�(chǎn)生監(jiān)督位Fod信號,I8 =1,F(xiàn)od則指�8位數(shù)�(jù)1的個數(shù)為偶�(shù)�
Fod =(I0⊕I1⊕I2⊕I3⊕I4⊕I5⊕I6⊕I7)⊕I8
因此Fod取值使9位碼組�8位數(shù)�(jù)加Fod)中奇數(shù)�
在接收端:9位碼組作為第二�74LS280輸入,取Fev指示正確性(9位碼組保持奇數(shù)�1�
Fev =Fod=(I0⊕I1⊕I2⊕I3⊕I4⊕I5⊕I6⊕I7)⊕I8
若Fev =0,則傳輸正確
組合邏輯電路是由各種門電路組合而成的邏輯電�。該電路的輸出只與當(dāng)時的輸入狀�(tài)有關(guān),而與電路過去的輸入狀�(tài)無關(guān)。組合邏輯分�,就是根�(jù)給定的邏輯電路圖找出輸出函數(shù)與輸入變量之間的邏輯�(guān)系。通常的方法是:寫出整個電路的輸出函數(shù)邏輯表達(dá)�,或從邏輯表�(dá)式�(jìn)一步求出函�(shù)�,列出真值表�
組合邏輯�(shè)計,就是根據(jù)邏輯功能的要�,得到實(shí)�(xiàn)該功能的邏輯電路。工程上的邏輯設(shè)�,往往不能用一個或幾個簡單指�(biāo)來描�,而要考慮�(yīng)用的特殊要求。隨著中大規(guī)模集成電路和可編程邏輯器件的出現(xiàn)和成本的降低,追求最少門�(shù)將不再成為設(shè)計指�(biāo),而轉(zhuǎn)為追求集成塊�(shù)的減��
常用的標(biāo)�(zhǔn)組合邏輯�(gòu)件有�(shù)�(jù)選擇�、數(shù)�(jù)分配�、譯碼器、編碼器、數(shù)碼比較器、加法器、奇偶校�(yàn)器等。它們不僅是計算�(jī)中的基本邏輯功能�(gòu)�,而且也常常應(yīng)用于其他�(shù)字系�(tǒng)中。在高密度可編程邏輯器件出現(xiàn)�,它們又成為軟件工具庫中的標(biāo)�(zhǔn)元件以供�(diào)用,因此必須掌握它們的邏輯�(jié)�(gòu)和功��
維庫電子�,電子知識,一查百��
已收錄詞�153979�