鏅傞枔锛�2025/4/27 11:55:44
闁辫畝锛�35
XC6VLX760-1FFG1760I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-6 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏�銆傝┎绯诲垪鑺墖涓昏闈㈠悜楂樻�ц兘瑷堢畻銆侀�氫俊銆佸湒鍍忚檿鐞嗗拰宸ユキ(y猫)鑷嫊鍖栫瓑鎳夌敤闋樺煙銆俈irtex-6 绯诲垪閲囩敤 40nm 宸ヨ棟鍒堕��锛屽叿鍌欓珮閭忚集瀵嗗害銆佷綆鍔熻�椾互鍙婅睈瀵岀殑闆嗘垚澶栬ō绛夌壒榛炪��
銆�銆�XC6VLX760 鎻愪緵浜嗗閬� 760K 閭忚集鍠厓锛屽苟闆嗘垚浜嗗鍊� DSP Slice 鍜� Block RAM锛屽悓鏅傛敮鎸侀珮閫熶覆琛屾敹鐧�(f膩)鍣�锛岄仼鐢ㄤ簬闇�瑕侀珮甯跺鏁告摎鍌宠几鐨勬噳鐢ㄥ牬鏅��
鍨嬭櫉锛歑C6VLX760-1FFG1760I
銆�銆�绯诲垪锛歏irtex-6
銆�銆�宸ヨ棟锛�40nm
銆�銆�閭忚集鍠厓锛�760K
銆�銆�DSP Slice锛�960鍊�
銆�銆�Block RAM锛�3648Kb
銆�銆�閰嶇疆闁冨瓨锛氫笉鍏х疆
銆�銆�I/O寮曡叧鏁革細1760
銆�銆�灏佽椤炲瀷锛欶FG1760
銆�銆�宸ヤ綔婧害鑼冨湇锛�-40掳C 鑷� +85掳C
銆�銆�鏍稿績闆诲锛�1.0V
XC6VLX760-1FFG1760I 鐨勪富瑕佺壒鎬у寘鎷細
銆�銆�1. 楂橀倧杓瘑搴︼細鎻愪緵浜嗛珮閬� 760K 鐨勯倧杓柈鍏�锛岄仼鍚堝京闆滅殑鏁稿瓧淇¤櫉铏曠悊浠诲嫏銆�
銆�銆�2. 闆嗘垚 DSP 妯″锛氬寘鍚� 960 鍊� DSP Slice锛岀敤浜庡鐝�(xi脿n)楂樻晥鐨勪箻娉曠疮鍔犻亱绠�锛屽唬娉涙噳鐢ㄤ簬閫氫俊绠楁硶鍜屽湒鍍忚檿鐞�銆�
銆�銆�3. 澶у閲忓瓨鍎茶硣婧愶細鎻愪緵 3648Kb 鐨� Block RAM锛屽彲鐢ㄤ簬 FIFO 绶╂矕銆佹煡鎵捐〃鍜屽叾浠栧瓨鍎查渶姹�銆�
銆�銆�4. 楂橀�熶覆琛屾敹鐧�(f膩)鍣細鏀寔楂橀仈 6.6Gbps 鐨勪覆琛岄�ｆ帴閫熺巼锛屾豢瓒� PCIe銆佸崈鍏嗕互澶恫绛夐珮閫熸帴鍙ｉ渶姹�銆�
銆�銆�5. 鍙法绋� I/O 妯欐簴锛氭敮鎸佸绋浕骞虫婧栵紝渚嬪 LVCMOS銆丩VDS 绛�锛屼究浜庤垏澶栭儴瑷倷閫ｆ帴銆�
銆�銆�6. 鍏х疆鏅傞悩绠＄悊妯″锛氭彁渚� PLL 鍜� DCM 鍔熻兘锛屽彲鐢熸垚鎵�闇�鐨勬檪閻橀牷鐜囧苟閫茶鐩镐綅瑾挎暣銆�
銆�銆�7. 鍔熻�楀劒(y艒u)鍖栵細閫氶亷 PowerPC 鎶�琛撳鐝�(xi脿n)鍕曟厠(t脿i)鍔熻�楃鐞�锛岄檷浣庢暣楂旂郴绲�(t菕ng)鑳借�椼��
XC6VLX760-1FFG1760I 寤ｆ硾鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 閫氫俊鍩虹瑷柦锛氬鍩虹珯銆佽矾鐢卞櫒鍜屼氦鎻涙涓紝鐢ㄤ簬鍗�(xi茅)璀拌檿鐞嗗拰鏁告摎鍖呰綁鐧�(f膩)銆�
銆�銆�2. 楂樻�ц兘瑷堢畻锛氬湪鏈嶅嫏鍣ㄦ垨瓒呯礆瑷堢畻姗熶腑锛屼綔鐐哄崝(xi茅)铏曠悊鍣ㄥ姞閫熺壒瀹氱畻娉曠殑鍩�(zh铆)琛�銆�
銆�銆�3. 鍦栧儚鑸囪闋昏檿鐞嗭細鐢ㄤ簬瀵︽檪瑕栭牷绶ㄨВ纰�銆佸湒鍍忓寮峰拰妯″紡璀樺垾銆�
銆�銆�4. 閱�(y墨)鐧傛垚鍍忥細濡傝秴鑱叉尝鍜� CT 鎺冩弿瑷倷涓殑淇¤櫉铏曠悊銆�
銆�銆�5. 宸ユキ(y猫)鑷嫊鍖栵細鐢ㄤ簬閬嬪嫊鎺у埗鍜屾鍣ㄤ汉绯荤当(t菕ng)鐨勬暩鎿氶噰闆嗚垏铏曠悊銆�
銆�銆�6. 鍦嬮槻鑸囪埅绌鸿埅澶╋細鐢变簬鍏堕珮鍙潬鎬э紝甯哥敤浜庨浄閬旂郴绲�(t菕ng)鍜岃(w猫i)鏄熼�氫俊銆�
XC6VLX750-1FFG1760I
銆�銆�XC6VLX760-2FFG1760I
銆�銆�XC6VLX760-3FFG1760I
