鏅傞枔锛�2025/5/19 18:20:56
闁辫畝锛�22
XC6SLX16-FTG256DIV 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Spartan-6 绯诲垪 FPGA 鑺墖涓殑涓�鍝°�係partan-6 FPGA 闈㈠悜涓鎳夌敤锛屾彁渚涘挤澶х殑閭忚集璩囨簮銆侀珮鎬ц兘鍜屼綆鍔熻�楃壒鎬�銆傝┎鍨嬭櫉閲囩敤 FTG256 灏佽褰㈠紡锛屽叿鏈夎壇濂界殑鎴愭湰鏁堢泭锛岄仼鍚堜簬閫氫俊銆佸伐妤�(y猫)鎺у埗銆佹秷璨婚浕瀛愬拰閱�(y墨)鐧傝ō鍌欑瓑闋樺煙鐨勬噳鐢�銆�
銆�銆�XC6SLX16 鍖呭惈 16K 閭忚集鍠厓锛圠ogic Cells锛�锛屽苟闆嗘垚浜� DSP Slice 鍜� Block RAM 绛夐棞閸垫ā濉�锛岃兘澶犻潏娲诲湴鏀寔澶氱ó鏁稿瓧淇¤櫉铏曠悊浠诲嫏浠ュ強鏁告摎瀛樺劜闇�姹傘��
鍨嬭櫉锛歑C6SLX16-FTG256DIV
銆�銆�绯诲垪锛歋partan-6
銆�銆�灏佽锛欶TG256
銆�銆�閰嶇疆闁冨瓨锛氫笉闆嗘垚
銆�銆�閭忚集鍠厓鏁搁噺锛�16K
銆�銆�DSP Slice 鏁搁噺锛�96
銆�銆�Block RAM 瀹归噺锛�384KB
銆�銆�I/O 寮曡叧鏁革細174
銆�銆�宸ヤ綔闆诲锛�1.2V 鏍搁浕澹� / 3.3V 鎴� 2.5V I/O 闆诲
銆�銆�鏈�澶у伐浣滈牷鐜囷細500MHz+
銆�銆�婧害鑼冨湇锛�-40掳C 鑷� +100掳C
1. XC6SLX16 鎻愪緵璞愬瘜鐨勯倧杓硣婧�锛岄仼鐢ㄤ簬寰╅洔鐨勬暩瀛楅浕璺ō瑷�銆�
銆�銆�2. 鍏х疆鐨� DSP Slice 鏀寔楂樻晥涔樻硶绱姞閬嬬畻锛岄仼鍚堜俊铏熻檿鐞嗛牁鍩�銆�
銆�銆�3. 閰嶅倷澶у閲� Block RAM 妯″锛屽彲浠ュ鐝� FIFO銆佺珐瀛樼瓑鍔熻兘銆�
銆�銆�4. Spartan-6 绯诲垪閲囩敤浜� 45nm 鍒堕�犲伐钘濓紝鍦ㄤ繚璀夋�ц兘鐨勫悓鏅傞檷浣庝簡鍔熻��銆�
銆�銆�5. 鏀寔澶氱ó閰嶇疆妯″紡锛堝寰� PROM銆丼D 鍗℃垨澶栭儴 SPI Flash 鍟熷嫊锛変互婊胯冻涓嶅悓鎳夌敤鍫存櫙闇�姹�銆�
銆�銆�6. 鎻愪緵闈堟椿鐨勬檪閻樼鐞嗗姛鑳�锛屽寘鎷� PLL 鍜� DCM 妯″锛岀敤浜庣敓鎴愮簿纰烘檪閻樹俊铏�銆�
銆�銆�7. FTG256 灏佽鍏峰倷楂樺紩鑵冲瘑搴﹀拰鍎�(y艒u)鑹暎鐔辨�ц兘锛屼究浜� PCB 甯冨眬瑷▓銆�
1. 宸ユキ(y猫)鑷嫊鍖栨帶鍒朵腑鐨勫鏅傛暩鎿氶噰闆嗚垏铏曠悊绯荤当銆�
銆�銆�2. 瑕栭牷鍦栧儚铏曠悊锛屼緥濡傞珮娓呰闋荤法瑙ｇ⒓鍣ㄦ垨鍦栧儚澧炲挤绠楁硶瀵︾従銆�
銆�銆�3. 閫氫俊鍩虹瑷柦瑷倷锛屽鍩哄付铏曠悊鍣ㄦ垨缍茬怠浜ゆ彌姗熸帴鍙�銆�
銆�銆�4. 閱�(y墨)鐧傛垚鍍忚ō鍌欎腑鐨勪俊铏熻檿鐞嗗柈鍏冦��
銆�銆�5. 娑堣不椤為浕瀛愮敘鍝�锛屾瘮濡傛暩纰肩浉姗熶腑鐨勫湒鍍忛爯铏曠悊妯″銆�
銆�銆�6. 娓│娓噺鍎�鍣ㄧ殑鏍稿績閬嬬畻骞宠嚭銆�
XC6SLX9-FTG256, XC6SLX25-FTG256, XC6SLX45-FTG256
