�(chǎn)品型� | XC6SLX150-3FGG676C |
描述 | IC FPGA 498 I/O 676FBGA |
分類 | 集成電路(IC),嵌入式FPGA(�(xiàn)場可編程門陣列) |
生產(chǎn)廠家 | Xilinx公司 |
系列 | Spartan?-6 LX |
部分狀�(tài) | 活� |
電壓-電源 | 1.14V~1.26V |
工作溫度 | 0°C~85°C(TJ) |
�/� | 676-BGA |
供應(yīng)商設(shè)備包 | 676-FBGA(27x27) |
基礎(chǔ)部件� | XC6SLX150 |
XC6SLX150-3FGG676C
可編程邏輯類� | �(xiàn)場可編程門陣列 |
符合REACH�(biāo)�(zhǔn) | � |
符合歐盟RoHS�(biāo)�(zhǔn) | � |
狀�(tài) | 活� |
時鐘頻率-最大� | 862.0 MHz |
CLB-Max的組合延� | 0.21 ns |
JESD-30代碼 | S-PBGA-B676 |
JESD-609代碼 | E1 |
總RAM位數(shù) | 4939776 |
CLB�(shù)� | 11519.0 |
輸入�(shù)� | 498.0 |
邏輯單元的數(shù)� | 147443.0 |
輸出�(shù)� | 498.0 |
終端�(shù)� | 676 |
工作溫度-最小� | 0� |
工作溫度-最� | 85� |
組織 | 11519 CLBS |
峰值回流溫�(�) | 250 |
電源 | 1.2,2.5 / 3.3 |
資格狀�(tài) | 不合� |
坐姿高度-最� | 2.44毫米 |
子類� | �(xiàn)場可編程門陣列 |
電源電壓 | 1.2 V |
電源電壓-最小� | 1.14 V |
電源電壓-最大� | 1.26 V |
安裝類型 | 表面貼裝 |
技�(shù) | CMOS |
溫度等級 | 其他 |
終端完成 | �/銀/�(Sn96.5Ag3.0Cu0.5) |
終端表格 | � |
終端間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫�-最大�(s) | 三十 |
長度 | 27.0毫米 |
寬度 | 27.0毫米 |
包裝體材� | 塑料/�(huán)氧樹� |
包裹代碼 | BGA |
包等價代� | BGA676,26X26,40 |
包裝形狀 | 廣場 |
包裝�(fēng)� | �(wǎng)格陣� |
制造商包裝說明 | 27 X 27 MM�1 MM PITCH,LEAD FREE,F(xiàn)BGA-676 |
無鉛狀�(tài)/RoHS狀�(tài) | 無鉛/符合RoHS�(biāo)�(zhǔn) |
濕度敏感度等�(MSL) | 3(168小時) |
交錯的墊
高達3.2 Gb/s
熱插拔合�(guī)�
專為低成本而設(shè)�
多個高效的集成�
�(yōu)化的I/O�(biāo)�(zhǔn)選擇
大批量塑料線焊包�
靜態(tài)和動�(tài)功率�
休眠掉電模式,實�(xiàn)零功�
Spartan-6 LX FPGA:邏輯優(yōu)�
45納米工藝針對成本和低功耗進行了優(yōu)�
多電�,多�(biāo)�(zhǔn)SelectIO?接口�
每個差分I/O的數(shù)�(jù)傳輸速率高達1,080 Mb/s
可選輸出�(qū)�,每個引腳最�24 mA
3.3V�1.2VI/O�(biāo)�(zhǔn)和協(xié)�
低成本HSTL和SSTL存儲器接�
可調(diào)節(jié)的I/O�(zhuǎn)換速率可提高信號完整�
LXT FPGA中的高速GTP串行收發(fā)�
用于PCI Express�(shè)計的集成端點模塊(LXT)
低成本PCI?技�(shù)支持兼容33 MHz�32位和64位規(guī)��
高效的DSP48A1切片
高性能算術(shù)和信號處�
快�18 x 18乘法器和48位累加器
流水線和級聯(lián)功能
�(yù)加法器以�(xié)助過濾器�(yīng)用程�
集成�(nèi)存控制器�
DDR,DDR2,DDR3和LPDDR支持
�(shù)�(jù)速率高達800 Mb/s(峰值帶寬為12.8 Gb/s)
具有獨立FIFO的多端口總線�(jié)�(gòu)可減少設(shè)計時序問�
豐富的邏輯資源和更高的邏輯容�
可選的移位寄存器或分布式RAM支持
高效�6輸入LUT可提高性能并最大限度地降低功�
具有雙觸�(fā)器的LUT用于管道中心�(yīng)�
Block RAM具有廣泛的粒�
具有字節(jié)寫使能的快速Block RAM
18 Kb�,可選擇編程為兩個獨立的9 Kb Block RAM
時鐘管理平鋪(CMT)以提高性能
低噪�,靈活的時鐘
�(shù)字時鐘管理器(DCM)消除了時鐘偏差和占空比失�
用于低抖動時鐘的鎖相�(huán)(PLL)
具有同時乘法,除法和相移的頻率合�
十六個低偏移全局時鐘�(wǎng)�(luò)
簡化配置,支持低成本�(biāo)�(zhǔn)
2針自動檢測配�
增強了設(shè)計保護的安全�
�(yè)界領(lǐng)先的IP和參考設(shè)�
大型�(shè)備中的AES比特流加�
功能豐富的Xilinx Platform Flash和JTAG
用于�(shè)計驗證的唯一�(shè)備DNA�(biāo)識符
廣泛的第三方SPI(最高x4)和NOR閃存支持
掛起模式通過多引腳喚�,控制增強來維持狀�(tài)和配�
MultiBoot支持使用看門狗保護進行多比特流的遠程升�
通過增強的低成本MicroBlaze?軟處理器實現(xiàn)更快的嵌入式處理
高速接口包括:串行ATA,Aurora�1G以太�(wǎng),PCI Express,OBSAI,CPRI,EPON,GPON,DisplayPort和XAUI
XC6SLX150-3FGG676C符號
XC6SLX150-3FGG676C腳印