鏅傞枔锛�2025/6/3 9:11:58
闁辫畝锛�11
XC5VLX30-3FFG324C 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-5 绯诲垪 FPGA锛堢従(xi脿n)鍫村彲绶ㄧ▼闁�闄ｅ垪锛夎姱鐗囦腑鐨勪竴鍝�銆傝┎绯诲垪鑺墖涓昏闈㈠悜楂樻�ц兘銆侀珮瀵嗗害閭忚集瑷▓锛屽唬娉涙噳鐢ㄤ簬閫氫俊銆佷俊铏熻檿鐞�銆佸湒鍍忚檿鐞嗗拰宸ユキ(y猫)鎺у埗绛夐牁鍩�銆�
銆�銆�Virtex-5 绯诲垪鍩轰簬 65nm 宸ヨ棟鍒堕��锛屾彁渚涜睈瀵岀殑鍏ч儴璩囨簮锛屽寘鎷彲閰嶇疆閭忚集濉�銆佹暩瀛椾俊铏熻檿鐞嗘ā濉婏紙DSP slices锛�銆佸祵鍏ュ紡瀛樺劜鍣ㄥ浠ュ強澶氱ó楂橀�熶覆琛屾敹鐧�(f膩)鍣�銆俋C5VLX30 灞簬 LX 瀹舵棌锛屽皥娉ㄤ簬閭忚集瀵嗗害鍜� DSP 鎬ц兘鐨勫钩琛�銆�
鍨嬭櫉锛歑C5VLX30-3FFG324C
銆�銆�绯诲垪锛歏irtex-5
銆�銆�瀹舵棌锛歀X
銆�銆�宸ヨ棟锛�65nm
銆�銆�閭忚集鍠厓鏁搁噺锛氱磩 30K
銆�銆�DSP Slice 鏁搁噺锛�288
銆�銆�Block RAM锛�1.5MB
銆�銆�閰嶇疆闁冨瓨锛氱劇鐗囦笂闁冨瓨
銆�銆�I/O 寮曡叧鏁革細324
銆�銆�灏佽锛欶FG324
銆�銆�宸ヤ綔婧害鑼冨湇锛氬晢妤�(y猫)绱� (0掳C 鑷� 70掳C)
銆�銆�鏅傞悩闋荤巼锛氭渶楂樺彲閬� 550 MHz
銆�銆�鍔熻�楋細鍏稿瀷鍕曟厠(t脿i)鍔熻�楃磩鐐� 5W
XC5VLX30-3FFG324C 鎻愪緵浜嗗挤澶х殑鎬ц兘鍜岄潏娲绘�с�傚叾涓昏鐗规�у涓嬶細
銆�銆�1. 楂樻�ц兘鏋舵锛氭敮鎸侀珮閬� 550 MHz 鐨勬檪閻橀牷鐜�锛岄仼鐢ㄤ簬闇�瑕佸揩閫熸暩鎿氳檿鐞嗙殑鎳夌敤鍫存櫙銆�
銆�銆�2. DSP 鏀寔锛氬収缃� 288 鍊� DSP Slice锛岄潪甯搁仼鍚堥�茶寰╅洔鐨勬暩瀛搁亱绠�锛屽婵炬尝銆丗FT 鍜岀煩闄ｈ▓绠�銆�
銆�銆�3. 澶у閲� Block RAM锛氭搧鏈� 1.5MB 鐨勫祵鍏ュ紡瀛樺劜鍣ㄥ锛屽彲鐢ㄤ簬瀵︾従(xi脿n) FIFO銆佺珐瀛樻垨鍏朵粬瀛樺劜闇�姹傘��
銆�銆�4. 楂橀�熶覆琛屾敹鐧�(f膩)鍣細鐩＄ XC5VLX30 涓嶆槸 FX 绯诲垪鐨勪竴閮ㄥ垎锛屼絾閫氶亷椤嶅鎿村睍鍙互閫ｆ帴楂橀�熸帴鍙ｏ紝濡� PCIe 鎴栧崈鍏嗕互澶恫銆�
銆�銆�5. 鍙摯灞曟�э細鏀寔鑸囧閮ㄥ瓨鍎插櫒鎴栬檿鐞嗗櫒浜掕伅(li谩n)锛岃兘澶犳寤哄京闆滅殑绯荤当(t菕ng)绱氳В姹烘柟妗�銆�
銆�銆�6. 浣庡姛鑰楀劒(y艒u)鍖栵細閲囩敤鍏堥�茬殑 65nm 宸ヨ棟锛岃兘澶犲湪淇濊瓑鎬ц兘鐨勫悓鏅傞檷浣庡姛鑰�銆�
銆�銆�7. 寤ｆ硾鐨� I/O 鏀寔锛氭彁渚涘閬� 324 鍊嬪紩鑵�锛屾敮鎸佸绋婧栨帴鍙ｅ崝(xi茅)璀帮紝澧炲挤浜嗚ō瑷堢殑闈堟椿鎬с��
XC5VLX30-3FFG324C 鐨勫吀鍨嬫噳鐢ㄥ牬鏅寘鎷細
銆�銆�1. 閫氫俊瑷倷锛氱敤浜庡熀绔�銆佽矾鐢卞櫒鍜屼氦鎻涙涓殑鏁告摎鍖呰檿鐞嗗拰鍗�(xi茅)璀拌綁鎻�銆�
銆�銆�2. 瑕栭牷鑸囧湒鍍忚檿鐞嗭細閬╃敤浜庤闋荤法纰�/瑙ｇ⒓銆佸湒鍍忓寮峰拰瑷堢畻姗熻瑕轰换鍕�銆�
銆�銆�3. 宸ユキ(y猫)鑷嫊鍖栵細鐢ㄤ簬瀵︽檪鎺у埗銆侀亱鍕曟帶鍒跺拰鏁告摎閲囬泦绯荤当(t菕ng)銆�
銆�銆�4. 閱�(y墨)鐧傝ō鍌欙細鐢ㄤ簬瓒呰伈娉㈡垚鍍�銆丆T 鎺冩弿绛夐珮鎬ц兘瑷堢畻闇�姹傜殑閱�(y墨)鐧傚剙鍣ㄣ��
銆�銆�5. 娓│鑸囨脯閲忥細鍦ㄧず娉㈠櫒銆佷俊铏熺櫦(f膩)鐢熷櫒鍜屽叾浠栨脯瑭﹁ō鍌欎腑鐢ㄤ綔鏍稿績铏曠悊鍠厓銆�
銆�銆�6. 宓屽叆寮忕郴绲�(t菕ng)锛氫綔鐐轰富鎺ц姱鐗囨垨鍗�(xi茅)铏曠悊鍣�锛屽煼(zh铆)琛屽京闆滅畻娉曟垨鎺ュ彛姗嬫帴鍔熻兘銆�
XC5VLX30T-3FFG324C
銆�銆�XC5VLX30-2FFG324C
銆�銆�XC5VLX50T-3FFG324C
