鏅傞枔锛�2025/5/16 14:50:43
闁辫畝锛�18
XC4VSX55-10FF1148C 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-4 绯诲垪鐝�(xi脿n)鍫村彲绶ㄧ▼闁�闄ｅ垪锛團PGA锛夎姱鐗�銆傝┎绯诲垪鍣ㄤ欢鍩轰簬鍏堥�茬殑 90nm 鍒剁▼宸ヨ棟锛岄泦鎴愪簡璞愬瘜鐨勯倧杓硣婧愩�佸祵鍏ュ紡瀛樺劜鍣ㄥ拰 DSP 妯″锛屽唬娉涙噳鐢ㄤ簬楂樻�ц兘瑷堢畻銆侀�氫俊绯荤当(t菕ng)銆佸湒鍍忚檿鐞嗗拰杌嶄簨鑸ぉ绛夐牁鍩熴��
銆�銆�Virtex-4 绯诲垪 FPGA 鎻愪緵浜嗗绋灦妲嬮伕闋�锛屽寘鎷� SX锛堥潰鍚戜俊铏熻檿鐞嗭級銆丗X锛堥潰鍚戝祵鍏ュ紡铏曠悊锛夊拰 LX锛堥潰鍚戜綆鎴愭湰閭忚集锛�銆俋C4VSX55 灞簬 SX 鏋舵锛屽皥鐐洪珮鎬ц兘鏁�(sh霉)瀛椾俊铏熻檿鐞嗭紙DSP锛変换鍕欒�屽劒(y艒u)鍖栵紝閬╁悎闇�瑕侀珮瑷堢畻鑳藉姏鐨勬噳鐢ㄥ牬鏅�銆�
鍨嬭櫉锛歑C4VSX55-10FF1148C
銆�銆�灏佽锛欶FG1148 (1148 寮曡叧)
銆�銆�閫熷害绛夌礆锛�-10
銆�銆�閭忚集鍠厓鏁�(sh霉)閲忥細绱� 5.5钀��
銆�銆�RAM 瀹归噺锛�27Mb
銆�銆�DSP Slice 鏁�(sh霉)閲忥細360鍊�
銆�銆�閰嶇疆妯″紡锛歋lave Serial, Master SelectMAP, Slave BPI
銆�銆�宸ヤ綔闆诲锛�1.2V 鏍搁浕澹� / 2.5V I/O 闆诲
銆�銆�鏈�澶у伐浣滈牷鐜囷細瓒呴亷 500MHz锛堣鍏烽珨瑷▓鑰屽畾锛�
銆�銆�婧害鑼冨湇锛氬伐妤�(y猫)绱氾紙-40掳C 鑷� +85掳C锛�
XC4VSX55-10FF1148C 鐨勪富瑕佺壒鎬у寘鎷細
銆�銆�1. 楂樻�ц兘鏋舵锛氶噰鐢� Virtex-4 骞宠嚭锛屾敮鎸侀珮閬� 500MHz 鐨勭郴绲�(t菕ng)鏅傞悩闋荤巼锛岄仼鐢ㄤ簬楂橀�熸暩(sh霉)鎿�(j霉)铏曠悊鍜屽京闆滅畻娉曞鐝�(xi脿n)銆�
銆�銆�2. DSP 鍎�(y艒u)鍖栵細闆嗘垚 360 鍊� DSP48 Slice锛屾瘡鍊� Slice 鍖呭惈涓�鍊� 18x18 涔樻硶鍣ㄥ拰 48 浣嶅姞娉曞櫒/绱姞鍣�锛屾彁渚涘挤澶х殑鏁�(sh霉)瀛椾俊铏熻檿鐞嗚兘鍔�銆�
銆�銆�3. 澶у閲忓瓨鍎插櫒锛氬収(n猫i)缃� 27Mb 鐨� Block RAM锛屽彲浠ラ潏娲婚厤缃偤 FIFO銆侀洐绔彛 RAM 鎴� ROM锛屾豢瓒充笉鍚屾噳鐢ㄩ渶姹�銆�
銆�銆�4. 鍙摯灞曟�э細鏀寔澶氳姱鐗囨嫾鎺�锛岄�氶亷灏堢敤鐨勮法鑺墖閫ｆ帴锛圖CI锛夋妧琛撳鐝�(xi脿n)瓒呭ぇ瑕�(gu墨)妯¤ō瑷堛��
銆�銆�5. 宓屽叆寮忓姛鑳斤細鎻愪緵 DCM锛堟暩(sh霉)瀛楁檪閻樼鐞嗗櫒锛夋ā濉�锛屾敮鎸佹檪閻樺�嶉牷銆佸垎闋诲拰鐩哥Щ绛夊姛鑳�锛涘悓鏅傚叿鍌欏姛鑰楃洠(ji膩n)鎺у拰鑷仼鎳夐浕婧愮鐞嗗姛鑳�銆�
銆�銆�6. 鎺ュ彛璞愬瘜锛氭敮鎸佸绋珮閫熶覆琛屾帴鍙ｏ紙濡� RocketIO 鏀剁櫦(f膩)鍣級锛岄�熺巼鍙仈 6.5Gbps锛岄仼鍚堝厜绾栭�氫俊绛夋噳鐢ㄩ牁鍩�銆�
XC4VSX55-10FF1148C 涓昏鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 楂樻�ц兘瑷堢畻锛氱敤浜庢诞榛為亱绠楀姞閫熴�佺煩闄ｈ▓绠楃瓑浠诲嫏銆�
銆�銆�2. 閫氫俊绯荤当(t菕ng)锛氭敮鎸佸熀甯朵俊铏熻檿鐞�銆佽(di脿o)鍒惰В瑾�(di脿o)浠ュ強鍗�(xi茅)璀拌綁鎻涚瓑鍔熻兘銆�
銆�銆�3. 鍦栧儚鑸囪闋昏檿鐞嗭細閬╃敤浜庡鏅傚湒鍍忓寮枫�佸绺法纰煎強妯″紡璀樺垾绛夋噳鐢�銆�
銆�銆�4. 杌嶄簨鑸囪埅绌鸿埅澶╋細鐢变簬鍏跺崜瓒婄殑鎬ц兘鍜屽彲闈犳��锛屽父琚敤浜庨浄閬斾俊铏熻檿鐞�銆佸皫鑸郴绲�(t菕ng)鍜岃(w猫i)鏄熼�氫俊瑷倷涓��
銆�銆�5. 宸ユキ(y猫)鑷嫊鍖栵細鐢ㄤ綔閬嬪嫊鎺у埗鐨勬牳蹇冭檿鐞嗗櫒鎴栧京闆滈倧杓帶鍒跺櫒銆�
銆�銆�6. 閱�(y墨)鐧傛垚鍍忥細鏀寔瓒呰伈娉㈡垚鍍忋�丆T 鎺冩弿绛夐珮绔啱(y墨)鐧傝ō鍌欑殑鏁�(sh霉)鎿�(j霉)铏曠悊銆�
XC4VSX55-11FF1148C, XC4VSX55-12FF1148C
