XC2C512-10FT256I具有512宏單元器件專為高性能和低功耗應(yīng)用而設(shè)�。這為高端通信�(shè)備帶來了節(jié)�,為電池供電的設(shè)備帶來了高�。由于低功耗待�(jī)和動�(tài)�(yùn)�,提高了整個系�(tǒng)的可靠�。該�(shè)備由通過低功耗高級互連矩�(AIM)互連的三十二個功能塊組成。AIM向每個功能塊提供40個真和補(bǔ)輸入。功能塊�40x56個P項PLA�16個宏單元組成,宏單元包含許多允許組合或注冊操作模式的配置�。此�,這些寄存器可以全局�(fù)位或�(yù)�(shè)并配置為D或T觸發(fā)器或D鎖存器。還有多個時鐘信�,全局和本地產(chǎn)品術(shù)語類�,在每個宏單元的基�(chǔ)上配�。輸出引腳配置包括壓擺率限制、總線保�、上�、開漏和可編程接��
�(chǎn)品型� | XC2C512-10FT256I |
描述 | 集成電路CPLD 512MC 9.2NS 256BGA |
分類 | 集成電路(IC),嵌入式-CPLD(�(fù)雜的可編程邏輯設(shè)�) |
制造商 | Xilinx公司 |
系列 | CoolRunner II |
打包 | 托盤 |
工作溫度 | -40°C?85°C(TA) |
包裝/� | 256-LBGA |
供應(yīng)商設(shè)備包� | 256-FTBGA(17x17) |
基本零件� | XC2C512 |
XC2C512-10FT256I
制造商包裝說明 | 17 X 17 MM�1 MM間距,塑料,F(xiàn)TBGA-256 |
符合REACH | � |
狀�(tài) | 活� |
可編程邏輯類� | 閃存PLD |
系統(tǒng)�(nèi)可編� | � |
JESD-30代碼 | S-PBGA-B256 |
JESD-609代碼 | 00 |
JTAG BST | � |
專用輸入�(shù) | 0.0 |
I / O線數(shù) | 212.0 |
宏單元數(shù) | 512.0 |
端子�(shù) | 256 |
最低工作溫� | -40� |
最高工作溫� | 85� |
組織 | 0個專用輸��212 I / O |
輸出功能 | 宏蜂� |
包裝主體材料 | 塑料/�(huán)氧樹� |
包裝代碼 | LBGA |
包裝等效代碼 | 包裝等效代碼 |
包裝形式 | �(wǎng)格狀,低輪廓 |
峰值回流溫�(�) | 240 |
電源 | 1.5 / 3.3,1.8 |
傳播延遲 | 10.0納秒 |
座高 | 1.55毫米 |
子類� | 可編程邏輯器� |
電源電壓�(biāo)� | 1.8� |
最小供電電� | 1.7� |
最大電源電� | 1.9� |
安裝類型 | 表面貼裝 |
技�(shù) | CMOS |
溫度等級 | �(chǎn)�(yè) |
終端完成 | �/�(Sn63Pb37) |
終端表格 | � |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫�-最大�(�) | 30 |
長度 | 17.0毫米 |
寬度 | 17.0毫米 |
RoHS狀�(tài) | 符合RoHS�(guī)� |
水分敏感性水�(MSL) | 3(168小時) |
●針�1.8V系統(tǒng)�(jìn)行了�(yōu)�
。高�(dá)7.1ns的引腳間延遲
。靜�(tài)電流低至14μA
●業(yè)界最佳的0.18微米CMOSCPLD
。優(yōu)化的架構(gòu)可實�(xiàn)有效的邏輯綜�
。多電壓I/O操作-1.5V�3.3V
●提供多種包裝選�
。具�173個用戶I/O�208引腳PQFP
。具�212個用戶I/O�256球FT(1.0mm)BGA
。具�270個用戶I/O�324球FG(1.0mm)BGA
。所有封裝均無鉛
●先�(jìn)的系�(tǒng)功能
。系�(tǒng)編程最快·使用IEEE1532(JTAG)接口�1.8VISP
。IEEE1149.1JTAG邊界掃描測試
。可選的施密特觸�(fā)器輸�(每個引�)
。無與倫比的低功耗管理·DataGATE啟用信號控制
。四個獨(dú)立的I/Obank
。RealDigital100%CMOS�(chǎn)品術(shù)語生�
。靈活的時鐘模式·可選的DualEDGE觸發(fā)寄存器·時鐘分頻器(除以2�4�6�8�10�12�14�16)·CoolCLOCK
。具有宏單元控制的全局信號選項·每個宏單元具有相位選擇的多個全局時鐘·啟用多個全局輸出·全局�(shè)�/�(fù)�
。先�(jìn)的設(shè)計安全�
。PLA體系�(jié)�(gòu)·出色的引腳排列保持性·跨功能�100%的產(chǎn)品術(shù)語可布線�
。線或和LED�(qū)動器的漏極開路輸出選�
。所選I/O引腳上的可選總線保持,三�(tài)或弱上拉
?;谖词褂玫�/O的可選可配置基礎(chǔ)
。兼�1.5V�1.8V�2.5V�3.3V邏輯電平的混合I/O電壓·SSTL2-1,SSTL3-1和HSTL-1I/O兼容�
??蔁岵灏?/p>
XC2C512-10FT256I符號
XC2C512-10FT256I腳印
型號 | 制造商 | 品名 | 描述 |
XC2C512-7FTG256C | 賽靈� | CPLD芯片 | 12K Gates 512 Macro Cells 179MHz 0.18um (CMOS) 1.8V 256Pin |
XC2C512-10FTG256I | 賽靈� | CPLD芯片 | 12K Gates 512 Macro Cells 128MHz 0.18um (CMOS) 1.8V 256Pin |