鏅傞枔锛�2025/5/16 17:58:31
闁辫畝锛�26
XA6SLX16-2FTG256I 鏄� Xilinx 鍏徃鐢熺敘鐨� Spartan-6 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏�銆係partan-6 绯诲垪瀹氫綅浜庝綆鎴愭湰鍜屼綆鍔熻�楃殑鎳夌敤鍫存櫙锛屽悓鏅傛彁渚涢珮鎬ц兘鐨勯倧杓硣婧愬拰 DSP 鍔熻兘銆傝┎鑺墖閲囩敤 45nm 宸ヨ棟鍒堕�狅紝鍏锋湁璞愬瘜鐨� I/O 鎺ュ彛鍜屾敮鎸佸绋厤缃ā寮忕殑鐗归粸锛岄仼鍚堢敤浜庡伐妤�(y猫)鎺у埗銆侀�氫俊瑷倷銆佹秷璨婚浕瀛愪互鍙婇啱(y墨)鐧傝ō鍌欑瓑闋樺煙銆�
銆�銆�XA6SLX16-2FTG256I 涓殑鍏烽珨鍚京濡備笅锛歑A 琛ㄧず鎶楄蓟灏勭増鏈紙Rad-Tolerant锛�锛�6 琛ㄧず绗叚浠� Spartan 绯诲垪锛孲LX16 琛ㄧず鍏烽珨鐨勯倧杓柈鍏冭(gu墨)妯＄偤 16K 鏌ユ壘琛� (LUT)锛�2 琛ㄧず閫熷害绛夌礆锛孎TG256 琛ㄧず灏佽褰㈠紡鐐� Fine Pitch Thin Gauche (FTG) 灏佽锛屽紩鑵虫暩鐐� 256锛孖 琛ㄧず宸ユキ(y猫)绱氭韩搴﹁寖鍦嶃��
閭忚集鍠厓锛�16K LUT
銆�銆�RAM 璩囨簮锛�180Kb Block RAM
銆�銆�DSP Slice锛�120 鍊�
銆�銆�I/O 寮曡叧锛氭渶澶氭敮鎸� 192 鍊嬬敤鎴� I/O
銆�銆�閰嶇疆妯″紡锛氫富寰� SPI銆丅PI銆佸緸灞� SelectMAP
銆�銆�鏅傞悩绠＄悊锛氶泦鎴� DCM 鍜� PLL
銆�銆�宸ヤ綔闆诲锛氭牳蹇冮浕澹� 1.2V锛孖/O 闆诲 1.8V/2.5V/3.3V
銆�銆�婧害鑼冨湇锛氬伐妤�(y猫)绱� -40掳C 鑷� +100掳C
銆�銆�灏佽锛欶TG256
1. 鎶楄蓟灏勮兘鍔涳細閬╃敤浜庤埅澶╄埅绌虹瓑楂樺彲闈犳�ц姹傜殑闋樺煙銆�
銆�銆�2. 楂樻�ц兘鑸囦綆鍔熻�楋細Spartan-6 绯诲垪閫氶亷鍎�(y艒u)鍖栨灦妲嬭ō瑷�锛屽湪淇濊瓑鎬ц兘鐨勫悓鏅傞檷浣庝簡鍔熻��銆�
銆�銆�3. 闈堟椿鐨� I/O 鏀寔锛氬彲鍏煎澶氱ó妯欐簴鎺ュ彛鍗旇锛屽 LVDS銆丳CIe銆佷互澶恫绛夈��
銆�銆�4. 鍏х疆纭牳妯″锛氬寘鎷� Block RAM銆丏SP Slice 鍜屾檪閻樼鐞嗗柈鍏�锛屾柟渚垮鐝惧京闆滄暩瀛椾俊铏� 澶氱ó閰嶇疆閬搁爡锛氭敮鎸佷笉鍚岄鍨嬬殑闁冨瓨鎴� PROM 閫茶鍒濆閰嶇疆鍔犺級銆�
銆�銆�6. 瀹屽杽鐨勮ō瑷堝伐鍏锋敮鎸侊細閰嶅悎 Xilinx ISE Design Suite 浣跨敤锛岀啊鍖栭枊鐧�(f膩)娴佺▼銆�
XA6SLX16-2FTG256I 涓昏鎳夌敤浜庨渶瑕侀珮鍙潬鎬у拰浣庡姛鑰楃殑鍫存櫙锛屼緥濡傦細
銆�銆�1. 鑸┖鑸ぉ锛氱敱浜庡叾鍏峰倷鎶楄蓟灏勭壒鎬э紝閬╃敤浜庤(w猫i)鏄熼�氫俊绯荤当(t菕ng)銆佸皫鑸ō鍌欑瓑銆�
銆�銆�2. 宸ユキ(y猫)鑷嫊鍖栵細鍙敤浜庨亱鍕曟帶鍒跺櫒銆佹暩鎿氶噰闆嗗櫒浠ュ強鍏朵粬瀵︽檪鎺у埗绯荤当(t菕ng)銆�
銆�銆�3. 閱�(y墨)鐧傝ō鍌欙細濡傝秴鑱叉尝鎴愬儚鍎�銆丆T 鎺冩弿鍎�绛夊皪鏁告摎铏曠悊閫熷害鍜岀簿搴︽湁杓冮珮闇�姹傜殑鍫村悎銆�
銆�銆�4. 娑堣不椤為浕瀛愮敘鍝侊細鍖呮嫭瑕栭牷铏曠悊銆佸湒鍍忚瓨鍒ョ瓑鐩搁棞鐢㈠搧銆�
銆�銆�5. 閫氫俊鍩虹瑷柦锛氬皬鍨嬪熀绔欍�佽矾鐢卞櫒绛夌恫绲¤ō鍌欎腑浣滅偤淇¤櫉铏曠悊鍠厓銆�
XA6SLX7-2FTG256I
銆�銆�XA6SLX25-2FTG256I
銆�銆�XA6SLX50-2FTG256I
