SY87701VSC高速時鐘和�(shù)�(jù)系統(tǒng)達到單端CMOS/TTL邏輯的帶寬極限時,設(shè)計者不得不尋求其他邏輯替代方案。與LVTTL邏輯相比,當(dāng)今的高速發(fā)射極耦合邏輯(ECL)具有真正的差分I/O和優(yōu)越的偏斜、抖動和上升/下降時間,提供了一種令人信服的替代方案。正ECL(ECL)是�(dāng)今低壓系�(tǒng)中最常見的ECL實現(xiàn)方法。PECL邏輯電平參考最正軌(VCC),因此從ECL到PECL的轉(zhuǎn)換很簡單。PECL適用�5V系統(tǒng),而低壓PECL(LVPECL)適用于+2.5V�+3.3V系統(tǒng)。Micrel具有廣泛的邏輯和時鐘合成/生成系列,專門用于PECL和LVPECL操作�
類別:集成電�(IC)
家庭:時�/計時-專用
類型:時鐘和�(shù)�(jù)恢復(fù)(CDR)
輸入:PECL,TTL
輸出:PECL,TTL
頻率-最大:1.25GHz
電源電壓�3.15 V~3.45 V,4.75 V~5.25 V
工作溫度�0℃~85�
安裝類型:表面貼�
封裝/外殼�32-TQFP,32-eTQFP,32-HTQFP,32-VQFP
包裝:托�
供應(yīng)商設(shè)備封裝:32-EPAD-TQFP
3.3V�5V電源選項
時鐘和數(shù)�(jù)�32Mbps恢復(fù)�1.25Gbps NRZ�(shù)�(jù)�,時鐘生成從32Mbps�1.25Gbps
符合Bellcore、ITU/CCCITT和ANSI�(guī)�,適用于OC-1、OC-3、OC-12、ATM、FDDI、光纖通道和千兆以太網(wǎng)等應(yīng)用以及專有應(yīng)�
兩個片上PLL:一個用于時鐘生成,另一個用于恢�(fù)時鐘
可選擇的參考頻�
差分PECL高速串行I/O
線路接收器輸入:無需外部緩沖
鏈路故障指示
100K ECL兼容I/O