日韩欧美国产极速不卡一区,国产手机视频在线观看尤物,国产亚洲欧美日韩蜜芽一区,亚洲精品国产免费,亚洲二区三区无码中文,A大片亚洲AV无码一区二区三区,日韩国语国产无码123

您好,歡迎來到維庫電子市場網(wǎng) 登錄 | 免費注冊

您所在的位置�電子元器件采購網(wǎng) > IC百科 > EP3SE260F1517I3N

EP3SE260F1517I3N 發(fā)布時間 時間�2023/8/1 11:09:09 查看 閱讀�292

�(chǎn)品概�

�(chǎn)品型�

EP3SE260F1517I3N

內容描述

集成電路FPGA 976 I/O 1517FBGA

分類

積體電路,集�-FPGA(�(xiàn)場可編程門矩陣)

制造商

英特�

系列�

Stratix?III E

包裝

托盤

零件狀�(tài)

活躍�

電源電壓

0.86V?1.15V

工作溫度

-40°C?100°C(TJ)

包裝/�(外殼)

1517-BBGA,F(xiàn)CBGA

供應商設備包�

1517-FBGA(40x40)

基本零件�

EP3SE260

�(chǎn)品圖�

EP3SE260F1517I3N

EP3SE260F1517I3N

�(guī)格參�(shù)

可編程邏輯類�

�(xiàn)場可編程門陣列

符合REACH

符合歐盟RoHS

狀�(tài)

活�

最大時鐘頻�

717.0兆赫

JESD-30代碼

S-PBGA-B1517

總RAM�

16672768

輸入�(shù)�

976.0

邏輯單元�(shù)

255000.0

輸出�(shù)�

976.0

端子�(shù)

1517

電源

1.2 / 3.3

資格狀�(tài)

不合�

座高

3.9毫米

子類�

�(xiàn)場可編程門陣列

電源電壓標稱

0.9�

最小供電電�

0.86�

最大電源電�

0.94�

安裝類型

表面貼裝

技�

CMOS

終端表格

端子間距

1.0毫米

終端位置

底部

長度

40.0毫米

寬度

40.0毫米

附加功能

它也可以�1.05�1.15V的電源范圍內工作

包裝主體材料

塑料/�(huán)氧樹�

包裝代碼

BGA

包裝等效代碼

BGA1517,39X39,40

包裝形狀

廣場

包裝形式

�(wǎng)格陣�

制造商包裝說明

無鉛,F(xiàn)BGA-1517

�(huán)境與出口分類

鉛狀�(tài)/RoHS狀�(tài)

無鉛/符合RoHS

水分敏感性水�(MSL)

3(168小時)

特點

  • 技�

�28納米TSMC制程技�

�0.85V�0.9V核心電壓

  • 低功耗串行收�(fā)�

—Stratix V GT器件上的28.05-Gbps收發(fā)�

—用于XFP,SFP +,QSFP,CFP光模塊的電子色散補償(EDC)

—自適應線性和決策反饋均衡

—發(fā)射機預加重和去加�

—單個通道的動�(tài)重新配置

—片上儀�(EyeQ非侵入式�(shù)�(jù)眼圖�(jiān)�)

  • 背板功能

—每�600兆位(Mbps)�12.5 Gbps的數(shù)�(jù)速率能力

  • 通用I / O(GPIO)

�1.6 Gbps LVDS

�1,066-MHz外部存儲器接�

—片上匹�(OCT)

—所有Stratix V器件�1.2V�3.3V接口

  • 嵌入式HardCopy �

—PCIe Gen3,Gen2和Gen1完整�(xié)議棧,x1 / x2 / x4 / x8端點和根端口

  • 嵌入式收�(fā)器硬核IP

—因特拉肯物理編碼子�(PCS)

—千兆以太網(wǎng)(GbE)和XAUI PCS

�10G以太�(wǎng)PCS

—串行RapidIO?(SRIO)PCS

—通用公共無線電接�(CPRI)PCS

—千兆無源光�(wǎng)�(GPON)PCS

  • 電源管理

—可編程電源技�

—Quartus II集成的PowerPlay功耗分�

  • 高性能芯布

—具有四個寄存器的增強型ALM

—改進的路由架構減少了擁塞并縮短了編譯時�

  • 嵌入式內存塊

—M20K�20 Kbit,帶有硬錯誤糾正�(ECC)

—MLAB�640�

  • 可變精度DSP模塊

—高�600 MHz的性能

—本機支持信號處�,精度從9x9�54x54

  • 新的本機27x27乘法模式

—用于脈動有限脈沖響�(FIR)�64位累加器和級�(lián)

—嵌入式內部系數(shù)存儲�

—預加法�/減法器提高了效率

—輸出數(shù)量的增加允許更多的獨立乘法器

  • 小數(shù)分頻PLL

—具有三階delta-sigma調制的分�(shù)模式

—整�(shù)模式

—精確的時鐘合成,時鐘延遲補償和零延遲緩沖器(ZDB)

  • 時鐘�(wǎng)�

�800 MHz架構時鐘

—全局,象限和外圍時鐘�(wǎng)�

—可以關閉未使用的時鐘網(wǎng)絡以降低動態(tài)功�

  • 設備配置

—串行和并行閃存接口

—增強的高級加密標準(AES)設計安全功能

—防篡改

—部分和動態(tài)重新配置

—通過�(xié)議配�(CvP)

  • 高性能包裝

—具有相同封裝尺寸的多種器件密度實現(xiàn)了不同F(xiàn)PGA密度之間的無縫遷�

—FBGA封裝,帶有封裝內的去耦電容器

—鉛和符合RoHS的無鉛選�

  • HardCopy V遷移

CAD模型

EP3SE260F1517I3N符號

EP3SE260F1517I3N符號

EP3SE260F1517I3N腳印

EP3SE260F1517I3N腳印

ep3se260f1517i3n推薦供應� 更多>

  • �(chǎn)品型�
  • 供應�
  • �(shù)�
  • 廠商
  • 封裝/批號
  • 詢價

ep3se260f1517i3n圖片

ep3se260f1517i3n