�(chǎn)品型� | EP1SGX40DF1020I6N |
描述 | IC FPGA 624 I/O 1020FBGA |
分類 | 集成電路(IC),嵌入式-FPGA(�(xiàn)場可編程門陣列) |
制造商 | 英特� |
系列 | Stratix?GX |
打包 | 托盤 |
零件狀�(tài) | 過時� |
電壓-電源 | 1.425V?1.575V |
工作溫度 | -40°C?100°C(TJ) |
包裝/� | 1020-BBGA |
供應(yīng)商設(shè)備包� | 1020-FBGA(33x33) |
基本零件� | EP1SGX40 |
EP1SGX40DF1020I6N
可編程邏輯類� | �(xiàn)場可編程門陣列 |
符合歐盟RoHS | � |
狀�(tài) | �(zhuǎn)� |
JESD-30代碼 | S-PBGA-B1020 |
總RAM� | 3423744 |
CLB�(shù)� | 4697.0 |
輸入�(shù)� | 624.0 |
邏輯單元�(shù) | 41250.0 |
輸出�(shù)� | 624.0 |
端子�(shù) | 1020 |
最低工作溫� | -65� |
最高工作溫� | 135� |
組織 | 4697 CLBS |
峰值回流溫�(�) | 245 |
電源 | 1.5,1.5 / 3.3 |
資格狀�(tài) | 不合� |
座高 | 3.5毫米 |
子類� | �(xiàn)場可編程門陣列 |
電源電壓標稱 | 1.5� |
最小供電電� | 1.425� |
最大電源電� | 1.575� |
安裝類型 | 表面貼裝 |
技�(shù) | CMOS |
溫度等級 | 軍事 |
終端完成 | �/銀/�(Sn / Ag / Cu) |
終端表格 | � |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度最大�(�) | 40 |
長度 | 33.0毫米 |
寬度 | 33.0毫米 |
包裝主體材料 | 塑料/�(huán)氧樹� |
包裝代碼 | BGA |
包裝等效代碼 | BGA1020,32X32,40 |
包裝形狀 | 廣場 |
包裝形式 | �(wǎng)格陣� |
制造商包裝說明 | 33 X 33 MM�1 MM間距,無鉛,F(xiàn)BGA-1020 |
無鉛狀�(tài) | 無鉛 |
水分敏感性水�(MSL) | 3(168小時) |
■收�(fā)器模塊功能如下:
帶CDR的高速串行收�(fā)器通道可提供每�500兆位(Mbps)�3.1875 Gbps的全雙工操作
�(shè)備具�4�8�16 �20個高速串行收�(fā)器通道,可提供高達127.5 Gbps的全雙工串行帶寬
支持基于收發(fā)器的�(xié)議,包括10千兆以太�(wǎng)連接單元接口(XAUI),千兆以太網(wǎng)(GigE)和SONET / SDH
兼容PCI Express,SMPTE 292M,光纖通道和串行RapidIO I / O標準
可編程差分輸出電�(VOD),預(yù)加重和均衡設(shè)�,可改善信號完整�
Quartus?II 軟件自動實現(xiàn)了獨立的�(fā)射器和接收器通道掉電功能,以減少非工作狀�(tài)下的功�
可編程收�(fā)器到FPGA接口,支�8位,10��16位和20位寬的數(shù)�(jù)路徑
1.5V偽電流模式邏�(PCML),適用于500 Mbps�3.1875 Gbps
在參考時鐘和接收器輸入引�(交流耦合)上支持LVDS,LVPECL�3.3V PCML
�(nèi)置自�(BIST)
熱插拔保護電�
模式檢測器和字對齊器支持可編程模�
8B / 10B編碼�/解碼器執(zhí)�8�10位編碼和10 �8位解�
速率匹配器符合GigE模式的IEEE 802.3-2002 和XAUI模式的IEEE 802-3ae
通道綁定符合IEEE 802.3ae(僅適用于XAUI模式)
如有必要,設(shè)備可以繞過某些收�(fā)器模塊功�
■FPGA功能如下�
10570�41250個邏輯元�(LE)
多達3,423,744個RAM�(427,968字節(jié))可用,而不會減少邏輯資�
由三個RAM塊大小組成的TriMatrix?存儲器,用于實現(xiàn)真正的雙端口存儲器和先進先�(FIFO)緩沖區(qū)
最�16個全局時鐘�(wǎng)�(luò),每個設(shè)備區(qū)域最�22個區(qū)域時鐘網(wǎng)�(luò)
高速DSP模塊提供乘法�(高于300 MHz),乘法累加功能和有限脈沖響應(yīng)(FIR)濾波器的專用實現(xiàn)
每個設(shè)備最多八個通用鎖相�(huán)(四個增強型PLL和四個快速PLL)可提供頻譜擴展,可編程帶�,時鐘切�,實時PLL 重配置以及高級乘法和相位�(zhuǎn)�
支持多種單端和差分I / O 標準
多達45個通道上的高速源同步差分I / O支持,可實現(xiàn)1 Gbps性能
支持源同步總線標�,包�10 Gb以太�(wǎng)XSBI,并行RapidIO,UTOPIA IV,網(wǎng)�(luò)分組流接�(NPSI),HyperTransportTM 技�(shù),SPI-4第二階段(POS-PHY 4�)和SFI-4
支持高速外部存儲器,包括零總線周轉(zhuǎn)(ZBT)SRAM,四�(shù)�(jù)速率(QDR和QDRII)SRAM,雙�(shù)�(jù)速率(DDR)SDRAM,DDR快速周期RAM (FCRAM)和單�(shù)�(jù)速率(SDR) )SDRAM
支持從多個知識產(chǎn)�(quán)宏功能的Altera? MegaCore?功能和Altera宏功能合作伙伴計�(AMPPSM)宏功�
支持遠程配置更新
LVDS接收器通道上的動態(tài)相位對準