�(chǎn)品型�(hào) | 5CEFA9F27I7N |
描述 | 集成電路FPGA 336 I/O 672FBGA |
分類(lèi) | 集成電路(IC),嵌入式-FPGA(�(xiàn)�(chǎng)可編程門(mén)陣列) |
制造商 | 英特� |
系列 | Cyclone?VE |
打包 | 托盤(pán) |
零件狀�(tài) | 活� |
電壓-電源 | 1.07V?1.13V |
工作溫度 | -40°C?100°C(TJ) |
包裝/� | 672-BGA |
供應(yīng)商設(shè)備包� | 672-FBGA(27x27) |
基本零件�(hào) | 5CEFA9 |
5CEFA9F27I7N
可編程邏輯類(lèi)� | �(xiàn)�(chǎng)可編程門(mén)陣列 |
符合REACH | � |
符合歐盟RoHS | � |
狀�(tài) | �(zhuǎn)� |
最大時(shí)鐘頻� | 622.0兆赫 |
JESD-30代碼 | S-PBGA-B672 |
JESD-609代碼 | 1�(hào) |
總RAM� | 14251008 |
CLB�(shù)� | 301000.0 |
輸入�(shù)� | 336.0 |
端子�(shù) | 672 |
組織 | 301000 CLBS |
峰值回流溫�(�) | 未標(biāo)� |
電源 | 1.1,1.2 / 3.3,2.5 |
資格狀�(tài) | 不合� |
座高 | 2.0毫米 |
子類(lèi)� | �(xiàn)�(chǎng)可編程門(mén)陣列 |
電源電壓�(biāo)�(chēng) | 1.1� |
最小供電電� | 1.07� |
最大電源電� | 1.13� |
安裝�(lèi)� | 表面貼裝 |
技�(shù) | CMOS |
終端完成 | 錫銀� |
終端表格 | � |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
�(shí)間@峰值回流溫度最大�(�) | 未標(biāo)� |
�(zhǎng)� | 27.0毫米 |
寬度 | 27.0毫米 |
包裝主體材料 | 塑料/�(huán)氧樹(shù)� |
包裝代碼 | BGA |
包裝等效代碼 | BGA672,26X26,40 |
包裝形狀 | 廣場(chǎng) |
包裝形式 | �(wǎng)格陣� |
制造商包裝�(shuō)� | 27毫米,符合ROHS�(biāo)�(zhǔn),F(xiàn)BGA-672 |
�(wú)鉛狀�(tài)/RoHS狀�(tài) | �(wú)�/符合RoHS |
水分敏感性水�(MSL) | 3(168小時(shí)) |
?技�(shù)
。TSMC�28-nm低功�(28LP)工藝技�(shù)
�1.1 V核心電壓
?包裝
。引�(xiàn)鍵合低鹵素封�
。具有兼容封裝尺寸的多種�(shè)備密�,可在不同設(shè)備密度之間無(wú)縫遷�
。符合RoHS和含�(1)的選�(xiàng)
?高性能FPGA架構(gòu)
。具有四�(gè)寄存器的增強(qiáng)�8輸入ALM
?�(nèi)部存�(chǔ)�
。M10K-帶有軟糾�(cuò)�(ECC)�10�(Kb)�(nèi)存塊
。存�(chǔ)器邏輯陣列模�(MLAB)-640位分布式LUTRAM,您可以在其中使用多�(dá)25%的ALM作為MLAB存儲(chǔ)�
?嵌入式硬IP 模塊
。可變精度DSP
—在同一可變精度DSP模塊�,本�(jī)支持多達(dá)三�(gè)信號(hào)處理精度�(jí)�(三�(gè)9 x 9,兩�(gè)18 x 18或一�(gè)27 x 27乘法�)
�64位累加器和級(jí)�(lián)
—嵌入式�(nèi)部系�(shù)存儲(chǔ)�
—預(yù)加器/減法器,以提高效�
。內(nèi)存控制器
—具�16位和32位ECC支持的DDR3,DDR2和LPDDR2
。嵌入式收發(fā)器I / O
—PCI Express *(PCIe *)Gen2和Gen1(x1,x2或x4)硬IP,具有多功能支持,端�(diǎn)和根端口
?�(shí)鐘網(wǎng)�(luò)
。高�(dá)550 MHz的全球時(shí)鐘網(wǎng)�(luò)
。全局,象限和外圍�(shí)鐘網(wǎng)�(luò)
??梢躁P(guān)閉未使用的時(shí)鐘網(wǎng)�(luò)以降低動(dòng)�(tài)功�
?鎖相�(huán)(PLL)
。精確的�(shí)鐘合�,時(shí)鐘延遲補(bǔ)償和零延遲緩�(ZDB)
。整�(shù)模式和小�(shù)模式
?FPGA通用I / O(GPIO)
�875 Mbps的LVDS接收器和840 Mbps的LVDS �(fā)送器
�400 MHz / 800 Mbps外部存儲(chǔ)器接�
。片上匹�(OCT)
�3.3 V支持,最�16 mA�(qū)�(dòng)�(qiáng)�
?低功耗高速串行接�
�614 Mbps�6.144 Gbps集成收發(fā)器速度
。傳輸預(yù)加重和接收機(jī)均衡
。�(gè)別通道的動(dòng)�(tài)部分重新配置
?HPS (僅Cyclone V SE,SX 和ST�(shè)�)
。單核或雙核Arm Cortex-A9 MPCore處理�-最高頻率可�(dá)925 MHz,并支持�(duì)�(chēng)和非�(duì)�(chēng)多處�
。接口外圍設(shè)�-10/100/1000以太�(wǎng)媒體訪問(wèn)控制(EMAC),USB 2.0 On-The-GO(OTG)控制�,四串口外圍接口(QSPI)閃存控制�,NAND 閃存控制�,安全數(shù)�/多媒體卡(SD / MMC)控制�,UART,控制器局域網(wǎng)(CAN),串行外圍設(shè)備接�(SPI),I2C接口以及多達(dá)85�(gè)HPS GPIO 接口
。系�(tǒng)外設(shè)-通用定時(shí)器,看門(mén)狗定�(shí)�,直接存�(chǔ)器訪�(wèn)(DMA)控制器,F(xiàn)PGA配置管理器以及時(shí)鐘和�(fù)位管理器
。片上RAM和引�(dǎo)ROM
。HPS-FPGA橋接�-包括FPGA到HPS,HPS到FPGA和輕型HPS到FPGA的橋接器,這些橋接器允許FPGA架構(gòu)向HPS中的從屬�(fā)出事�(wù),反之亦�
。FPGA到HPS SDRAM控制器子系統(tǒng)-提供與HPS SDRAM控制器的多端口前�(MPFE)的可配置接口
。Arm CoreSight?JTAG�(diào)試訪�(wèn)端口,跟蹤端口和片上跟蹤存儲(chǔ)
?配置
。篡改保�(hù)-全面的設(shè)�(jì)保護(hù),可保護(hù)您寶貴的IP投資
。增�(qiáng)的高�(jí)加密�(biāo)�(zhǔn)(AES)�(shè)�(jì)安全功能
。CvP
。FPGA的動(dòng)�(tài)重配�
。有源串�(AS)x1和x4,無(wú)源串�(PS),JTAG和快速無(wú)源并�(FPP)x8和x16配置選項(xiàng)
。內(nèi)部擦�
。部分重新配�
5CEFA9F27I7N符號(hào)
5CEFA9F27I7N腳印