FDSOI技術即全耗盡型SOI技術,有些文獻上也寫成ETSOI即超薄型SOI,具有非常強的競爭力,適�20nm及更別制程的移動/消費電子�(chǎn)品使用�
FD-SOI是下一代晶體管結構的熱門技術之一。目前制造晶體管的主流技術是采用體硅技術制作的32/28nm制程平面型晶體管�
AMD,IBM以及其它部分廠商目前則在使用基于部分耗盡型SOI技術的平面型晶體管制造自己的處理器產(chǎn)�。相比之下,Intel公司過去則放棄了SOI的有關技術,稱他們不需要這種技��
�22/16nm級別制程而言,人們有多種晶體管結構可供選�,包括III-V族溝道技�,體硅技�,F(xiàn)inFET立體晶體管技術,F(xiàn)D-SOI全耗盡型平面晶體管技�,多柵立體晶體管技術等�,不過目前為止還沒有哪種技術呈�(xiàn)出之��
Intel公司負責制程技術的高管Mark Bohr最近表示,Intel公司正在評價超薄SOI技術(即FD-SOI�。有些消息來源認為Intel�22�15nm節(jié)點制程可能會選擇�(zhuǎn)向三柵極晶體管技�,不過Bohr拒絕就Intel的未來走向發(fā)表意見�
IBM公司半導體研�(fā)中心的副總裁Gary Patton最近則表示FD-SOI�22nm制程節(jié)點的強勢候選技�。不過部分芯片制造業(yè)的巨頭如Globalfoundries,三星以及臺積電則已�(jīng)放出消息稱他們在20nm節(jié)點會選擇走體硅制程的道路,理由則是研�(fā)成本問題�
不過也有很多高性能應用中可能會需要使用FD-SOI技術。SOI指的是在IC的制造過程中采用�+絕緣�+硅的硅基體結構方�,這種結構方式的優(yōu)勢是可以減小器件的寄生電容并改善器件的性能�
到FD-SOI,SOI中位于頂層的硅層厚度會減薄至5-20nm,這樣器件工作時柵極下面溝道位置下方的耗盡層便可充滿整個硅薄膜�,如此便可消除在PD-SOI中常見的浮體效應�
在部分耗盡型SOI結構中,SOI中頂層硅層的厚度�50-90nm,因此溝道下方的硅層中僅有部分被耗盡層占�(jù),由此可導致電荷在耗盡層以下的電中性區(qū)域中累積,造成所謂的浮體效應�
FDSOI如何克服SOI的弱�
SOI令人頭疼的一個問題是這種技術是否適合在移動設備市場使用,人們對SOI晶體管的所謂“歷史效應”和尺寸可微縮空間保持懷疑的�(tài)�,因此多年來,SOI技術一直只在桌面型處理器和其它高性能應用中才有使用(編者按:SOI中熱的不良導體BOX層(埋入式氧化物層)所導致的散熱劣勢應該也是其原因之一��
如今,SOI�(lián)盟的成員終于將這項技術推進到了移動設備應用領�。在去年的SemicON Wes商業(yè)會展儀式上,負責生�(chǎn)SOI基體晶圓的大腕級公司法國Soitec集團表示他們已�(jīng)將自己的超薄埋入式時氧化物技� (UTBOX)拓展到了面向移動設備用的超薄SOI平臺(即FD-SOI平臺��
Soitec生產(chǎn)的這些SOI硅晶圓頂層硅膜的厚度精度可以控制在�0.5nm之間,埋入式氧化物層的厚度則可達�10nm的水平,Soitec公司稱這種晶圓可以滿足其客戶的要求。而且Soitec在法國和新加坡的工廠也已�(jīng)具備量產(chǎn)這種晶圓的產(chǎn)能實��
2008年,IBM公司屬下的微電子集團推出�45nm SOI�(chǎn)品的代工服務項目,不過目前還不清楚IBM會不會繼�(xù)提供基于FD-SOI技術的代工服務�
同時,Soitec搶在去年就宣布完成FD-SOI晶圓的生�(chǎn)準備也可能有點操之過急了。畢竟目前各大芯片廠商在下一代制程節(jié)點上是否會選擇FD-SOI技術方面的表態(tài)還不夠明�。也許芯片廠商還在為將FD-SOI技術應用到移動領域的有關設計問題感到擔��
�(xiàn)在,SOI�(lián)盟的成員終于開始明確表態(tài)支持FD-SOI技術在移動領域的應�。SOI工業(yè)�(lián)盟的�(zhí)行主席Horacio Mendez表示:“FD-SOI是改變移動設備市場的偉大技�,這種技術可以提升移動設備在功耗,頻率,可制造性以及成本費效等方面的性能?!彼€表示FD-SOI技術在尺寸微縮方面具備�(yōu)勢,而且還可以與體硅技術兼�,同時還可以消除PD-SOI中的“歷史效應”�
針對FD-SOI技術的初步測試顯示,這種技術可以減小SRAM的工作電�100-150mV左右,如此便可減小存儲器件的功�40%左右,同時又可以保證SRAM工作的穩(wěn)定性�
按照傳統(tǒng)的理�,面向低功耗設備的新舊兩代制程技術在性能方面的提升幅度一般在20-30%左右,而據(jù)SOI�(lián)盟發(fā)布的*估結果則顯示使用FD-SOI技術制作的�(chǎn)品要比上一代PD-SOI技術提�80%的性能,超過了傳統(tǒng)的性能增幅�
該聯(lián)盟還表示,由于FD-SOI技術所使用的基體晶圓制作等級較�,因此后�(xù)的晶體管制造過程中,由于可以省去相當數(shù)量的掩模保護層制作過�,因此對于芯片制造商而言會相對簡�,廠商今后進一步縮減晶體管尺寸時的制造成本費效比也會相對較低�
體硅CMOS技術走�22nm之后,特征尺寸已很難繼續(xù)微縮,急需革新技術來維持進一步發(fā)�。在候選技術之�,F(xiàn)DSOI(Fully Depleted SOI,全耗盡SOI)技術極具競爭力。對于FDSOI晶體�,硅薄膜自然地限定了源漏結深,同時也限定了源漏結耗盡區(qū),從而可改善DIBL(Drain Induced Barrier Lowering,漏致勢壘降�)等短溝道效應,改善器件的亞閾特�,降低電路的靜態(tài)功�。此�,F(xiàn)DSOI晶體管無需溝道摻雜,可以避免RDF(Random Dopants Fluctuation,隨機摻雜漲�)等效應,從而保持穩(wěn)定的閾值電�,同時還可以避免因摻雜而引起的遷移率退��
SOI晶圓制備技術的�(fā)展也為FDSOI投入應用提供了良好的支撐。為了使晶體管獲得理想的性能,F(xiàn)DSOI晶圓的頂層硅膜和隱埋氧化�(Buried Oxide,BOX)須非常薄。目前市場上已出�(xiàn)相應的產(chǎn)�,可滿足�(xiàn)階段的應用需��
SOI技術的�(fā)展環(huán)境也日益改善。自2007年SOI�(lián)�(SOI Consortium)成立以來,越來越多的公司和機構開始關注SOI技術,并加入到推廣SOI技術的隊伍�。目前SOI�(lián)盟已有會�30�,包括科研機構、材料商、設備商、集成芯片制造商、芯片設計商、芯片代工商、EDA供應商等,貫穿整個產(chǎn)�(yè)�。在這些廠商的努力下,產(chǎn)�(yè)對SOI的認識變得更為全靀準確和深入�
綜上所述,F(xiàn)DSOI走向大規(guī)模應用的時機已經(jīng)到來,如能成功地縱身一�,將完成SOI技術發(fā)展史上最華麗的篇��
維庫電子通,電子知識,一查百通!
已收錄詞�153979�