FIR�(shù)字濾波器的對(duì)稱特�,可以先�(jìn)行加法運(yùn)�,然后對(duì)加法�(yùn)算的�(jié)果�(jìn)行串行乘累加�(yùn)�,從而得到改�(jìn)的串行結(jié)�(gòu)。與串行�(jié)�(gòu)相比,改�(jìn)的濾波器完成一次濾波的�(shí)鐘周期減�,乘累加次數(shù)減半,提高了處理速度,但同時(shí)要消耗更多的硬件資源�
如今,F(xiàn)PGA已成為數(shù)字信�(hào)處理系統(tǒng)的核心器�,尤其在�(shù)字通信、網(wǎng)�(luò)、視頻和圖像處理等領(lǐng)�?,F(xiàn)在的FPGA不僅包含查找�、寄存器、多路復(fù)用器、分布式塊存�(chǔ)�,而且還嵌入專用的快速加法器、乘法器和輸�,輸出設(shè)�。FPGA具有�(shí)�(xiàn)高速并行運(yùn)算的能力,因而成為高性能�(shù)字信�(hào)處理的理想器�。此外,與專用集成電�(ASIC)相比,F(xiàn)PGA具有可重�(fù)編程的優(yōu)�(diǎn)�
根據(jù)單位脈沖響應(yīng)的不�,數(shù)字濾波器主要分為有限脈沖響應(yīng)(FIR)和無限脈沖響�(yīng)(IIR)2大類。在同樣的設(shè)�(jì)要求�,IIR方式�(jì)算工作量較小。但難以得到線性相位響�(yīng),且系統(tǒng)不易�(wěn)�;FIR方式的計(jì)算工作量稍大,但在設(shè)�(jì)任意幅頻特性時(shí),能保證�(yán)格的線性相位特性;由于其實(shí)�(xiàn)�(jié)�(gòu)主要是非遞歸�,F(xiàn)lR濾波器可以穩(wěn)定工�。FIR�(shù)字濾波器是數(shù)字多普勒接收�(jī)的重要組成部分,因此,研究FIR�(shù)字濾波器的實(shí)�(xiàn)技�(shù)具有重要意義。隨著FPGA技�(shù)的不斷發(fā)�,F(xiàn)PGA逐漸成為信號(hào)處理的主流器�。而在FPGA�,數(shù)字濾波器不同的實(shí)�(xiàn)方法所消耗的FPGA資源是不同的,且�(duì)濾波器的性能影響也有較大差異�
從串行結(jié)�(gòu)中可以看出,F(xiàn)IR濾波過程就是一�(gè)信號(hào)逐級(jí)延遲的過�,將各級(jí)延遲輸出加權(quán)累加,得到濾波輸�,其中最主要的運(yùn)算是乘累加運(yùn)�。FIR每完成一次濾波過程需要�(jìn)行N次乘法和(N-1)次加法運(yùn)算,N為濾波器的階�(shù)。所以,濾波器的�(yùn)算量完全取決于N的大�,當(dāng)N很大�(shí),延遲將非常�,無法實(shí)�(xiàn)高速信�(hào)處理�
將串行結(jié)�(gòu)展開,根�(jù)濾波器的信號(hào)流圖用多�(gè)乘法器和加法器并行實(shí)�(xiàn),得到FIR濾波器的并行�(shí)�(xiàn)�(jié)�(gòu),如�1(c)所�。并行濾波器的濾波速度快,一�(gè)�(shí)鐘周期內(nèi)完成一次濾�,但消耗大量的FPGA資源,如乘累加器,且器件的延遲較�,工作頻率不宜太高�
FPGA具有�(guī)整的�(nèi)部邏輯陣列和豐富的連線資源,特別適合用于數(shù)字信�(hào)處理。但以前FPGA一般用于系�(tǒng)邏輯或時(shí)序控�,很少應(yīng)用在信號(hào)處理方面。其原因主要是FPGA中缺乏實(shí)�(xiàn)乘法�(yùn)算的有效�(jié)�(gòu)。隨著FPGA技�(shù)的不斷發(fā)�,查找表(LUT)技�(shù)的應(yīng)用有效地解決了這�(gè)問題,使FPGA在數(shù)字信�(hào)處理方面得到了廣泛應(yīng)��