E�功率放大�(功放)是一種高效率�開關類功�,并�,基于E類功放的極坐標發(fā)射機能夠改善傳統(tǒng)�(fā)射機的低效率性能。考慮到極坐標�(fā)射機對E類功放的技術需�,本文主要針對E類功放及其應用進行了三部分的研究:改進的高效率E類功放設計方法;漏極電壓�(diào)制對E類功放性能的影響分�;極坐標�(fā)射機的原理驗證及其幅度放大通道的非理想特性分��
為了做到使用相同的工藝和流程將射頻和�(shù)字基帶處理集成在一�,對E類功放進行CMOS集成電路設計的研究也較多。但CMOS電路的開關性能較差,擊穿電壓也較低,并且隨著CMOS供電電壓的逐步降低,高性能E類功放的CMOS集成電路設計變得比較困難,其中的一些研究成果如表所�。CMOS集成的E類功放存在的問題還包括:CMOS電路制造的元器件值偏差較大,較大的輸出電容限制了E類功放的工作頻率�。雖然BiCMOS工藝能夠極大的提高晶體管的開關性能,使得E類功放的性能提升,但與數(shù)字基帶不兼容的工藝流程使其普及仍然較困難�
理想E類功放的效率�100�,但因為各種設計條件的偏差,例如元器件�、非理想開關等因�,會造成實際效率降低。顯�,如果能�?qū)崟r的糾正這些偏差將能夠提高E類功放的效率。現(xiàn)在的文獻主要對E類功放的零電壓開�(ZeroVoltageSwitching,ZVS)條件是否滿足的檢測方法進行了研究。當E類功放的開關狀�(tài)檢測到以�,即可以通過電調(diào)器件對電路參�(shù)進行實時�(diào)整,使E類功放的開關狀�(tài)返回到狀�(tài),以提高效率。當�,自適應效率提高技術所添加的額外電路也會帶來的系統(tǒng)效率下降�
E類功率放大器的典型電路是由單個晶體管和負載兩蹯所組成,在輸入信號的激勵下,晶休管呈開關狀�(tài)。它的優(yōu)點是管子需待管壓降降至(即等于VcBs)時, 電流才能導通一截止時需滿足集電極電流降至零�,集電極電壓才開始上�� 以防高電�,大電流同時存在。其電路原理如圖4所��
圖中V_為重復頻率f。的方渡激勵信� L 為高頻扼流囤� 它的作用是一方面提供直流通路� 另一方面防止高頻短路� 要求電抗值足夠大(一般Ll�10L 2)� 直流電阻應小�1歐姆� 以減小直流功耗。C 包含L 和T 管的分布電容,它為電壓滯后電容,當開關斷開時� 它使Vcc維持很低的數(shù)值, 直到集電板電流下降到零后,V 才開始上��
Cl’C2與R 組成二階衰減系統(tǒng)� � 體管斷開�,起初C Cz貯存能量� 然后將貯存在Cn Cz、L z中能量在瞬變期間提供給負載R Cn Cz是同一�(shù)量級� 負載�(wǎng)絡不正好�(diào)諧于激勵信號的頻率上E類功率放大器不足之處,首先是理論還不夠完善, 成熟� �(diào)試難度大� 工作頻率的提高亦受開關速度的限制�
維庫電子通,電子知識,一查百��
已收錄詞�160622�