DDR存儲�廣泛應用于其他高�、對存儲器提出很高要求的應用�,如圖形卡,它需要在非常短的時間�(nèi)處理大量信息,以實現(xiàn)圖形處理效率。采用很多刀片或?qū)S弥�?、由一個更高效電源供電的刀片式服務�也需要快速存儲器存取。這使得刀片能夠在彼此間快速發(fā)射可靠信�,創(chuàng)造出更大的降耗機�。在一些聯(lián)�(wǎng)和通信應用中也需要存儲器器件,它們的任務范圍從簡單的地址查詢到流量整�/警管和緩沖管��
DDR存儲器的主要�(yōu)勢就是能夠同時在時鐘循環(huán)的上升和下降沿提取數(shù)�(jù),從而把給定時鐘頻率的數(shù)�(jù)速率提高1�。例�,在DDR200器件�,數(shù)�(jù)傳輸頻率�200 MHz,而總線速度則為100 MHz�
DDR1、DDR2和DDR3存儲器的電壓分別�2.5�1.8�1.5V,因此與采用3.3V的正常SDRAM芯片組相�,它們在電源管理中產(chǎn)生的熱量更少,效率更��
延時性是DDR存儲器的另一特�。存儲器延時性可通過一系列�(shù)字體�(xiàn),如用于DDR1�2-3-2-6-T1�3-4-4-8�2-2-2-5。這些�(shù)字表明存儲器進行某一操作所需的時鐘脈沖數(shù),數(shù)字越�,存儲越快�
這些�(shù)字代表的操作如下:CL- tRCD � tRP � tRAS � CMD。要理解它們,您必須牢記存儲器被內(nèi)部組織為一個矩�,數(shù)�(jù)保存在行和列的交叉點�
CL:列地址選通脈沖(CAS)延�,是從處理器�(fā)出數(shù)�(jù)�(nèi)存請求到存儲器返回內(nèi)存間的時間�
tRCD:行地址選通脈沖(RAS)到CAS的延�,是激活行(RAS)和激活列(CAS)間的時�,其�,數(shù)�(jù)保存在矩陣中�
tRP:RAS預充電時�,是禁用�(shù)�(jù)行接入和開始另一行數(shù)�(jù)接入間的時間�
tRAS:激活預充電延時,是在啟動下一次存儲器接入前存儲器必須等待的時��
CMD:命令速率是存儲芯片激活和向存儲器�(fā)送個命令間的時�。有時,該值不會公�。它通常是T1�1個時鐘速度)或T2�2個時鐘速度��
�1是在當今計算機中可以�(fā)�(xiàn)的RAM存儲器芯片組的時鐘和傳輸速率的比較,包括SDR、DDR、DDR2和未來的DDR3模塊�
目前,有三代DDR存儲器:
DDR1存儲器,400 MHz速率時鐘�64位(8字節(jié))數(shù)�(jù)總線,現(xiàn)正逐漸過時,且不再批量生產(chǎn)。這一技�(shù)正采用新方式來實�(xiàn)RAM存儲器的更快速度/�(shù)�(jù)速率�
DDR2技�(shù)正以400 MHz�800 MHz的數(shù)�(jù)速率�64位(8字節(jié))數(shù)�(jù)總線代替DDR。RAM制造商目前正大量生�(chǎn)的DDR2存儲器與上一代DDR存儲器不能物理兼��
DDR3技�(shù)拾起的正是DDR2遺忘的技�(shù)�800 Mbps帶寬�,并使速度達到1.6 Gbps。ELPIDA已宣布的一個芯片包含高�512兆的DDR3 SDRAM�8.75 ns(CL7延遲)的列存取時間以�1.6 GHz�1.6 Gbps的數(shù)�(jù)傳輸速率。與DDR2存儲器相比,1.5V DDR3電壓電平還更省電。更有趣的是,在更低�1.36V�,DDR3 RAM在具有CL6延遲(總CAS時間�8.4 ns)的1.333 GHz(DDR3-1333)上運行正常,這可與目前最快DDR2存儲器的CAS時間相媲美�
圖顯示DDR2/DDR3存儲器類型的片內(nèi)終結(jié)器(ODT)與DDR1母板終結(jié)的比�,這也是為什么前兩個類型與DDR1器件不能物理兼容的主要原��
圖:DDR-I與DDR-II的終�(jié)差異
DDR1存儲器有一個推拉輸出緩沖器,而輸入接收器是一個需要參考偏移中點VREF的微分級。因此,它要求一個能夠供應和汲取電流的輸入電壓終�(jié)。這一特性把DDR VTT從出�(xiàn)在計算機母板上的其他終結(jié)區(qū)分開來。由于其正軌終結(jié),連接CPU與存儲器通道控制中心(MCH)的前置系統(tǒng)總線(FSB)終�(jié)只需要接收功�。因�,這種DDR VTT終結(jié)不會重新使用或調(diào)節(jié)以前的VTT終結(jié)架構(gòu),而要求新設計。圖顯示DDR1存儲器的典型電源管理配置�
在驅(qū)動芯片組的任何輸出緩沖器和存儲器模塊上的相應輸入接收器之�,您必須終結(jié)電阻器RT和RS的路由痕跡(如圖�。所有抗�,包括輸出緩沖器,每條終�(jié)線路都可以供應或汲取±16.2 mA的電流(根據(jù)2000�6月的JESD79修訂,這比以前的值�15.2 mA大)。對于那些在�(fā)射器和接收器間有較長追蹤長度的系�(tǒng)來說,可能必須在兩端終結(jié)線路,從而把電流提高一��
圖:DDR電源管理
VTT和VDDQ的峰值和平均電流消耗是正確確定我們電源系�(tǒng)�(guī)模的兩個參�(shù)。要�(fā)�(xiàn)終結(jié)電壓的峰值功率要�,我們必須決定存儲器系統(tǒng)中的總線路�
幾乎每一個電子設�,從智能手機到服務器,都使用了某種形式的RAM存儲�。盡管閃存NAND繼續(xù)流行(由于各式各樣的消費電子產(chǎn)品的流行),由于SDRAM為相對較低的每比特成本提供了速度和存儲很好的�(jié)�,SDRAM仍然是大多數(shù)計算機以及基于計算機�(chǎn)品的主流存儲器技�(shù)。DDR是雙�(shù)�(jù)速率的SDRAM�(nèi)存,已經(jīng)成為今天存儲器技�(shù)的選�。DDR技�(shù)不斷�(fā)展,不斷提高速度和容�,同時降低成�,減小功率和存儲設備的物理尺��
隨著時鐘速率和數(shù)�(jù)傳輸速率不斷增加和性能的提�,設計工程師必須保證系統(tǒng)的性能指標,或確保系統(tǒng)�(nèi)部存儲器和存儲器控制設備的互操作�,存儲器子系�(tǒng)的模擬信號完整性已成為設計工程師越來越多重點考慮的問�。許多性能問題,甚至在�(xié)議層�(fā)�(xiàn)的問�,也可以追溯到信號完整性問題上。因�,存儲器的模擬信號完整性驗證已�(jīng)成為很多電子設計驗證�(guān)鍵的一��
JEDEC(電子工程設計�(fā)展聯(lián)合協(xié)�)已經(jīng)明確�(guī)定存儲設備詳細測試要�,需要對抖動、定時和電氣信號�(zhì)量進行驗證。測試參�(shù):如時鐘抖動、建立和保持時間、信號的過沖、信號的下沖、過渡電壓等列入了JEDEC為存儲器技�(shù)制定的測試規(guī)�。但�(zhí)行規(guī)范里的這些測試是一個很大的挑戰(zhàn),因為進行這些測試很可能是一個復雜而又耗時的任務。擁有正確的工具和技�(shù),可以減少測試時間,并確保最準確的測試結(jié)�。在本應用文章中,我們將討論針對存儲器測試的解決方案,這個方案能夠幫助工程師�(zhàn)勝挑�(zhàn)和簡化驗證過��
信號的獲取和探測
存儲器驗證的個難點問題是如何探測并采集必要的信號。JEDEC標準�(guī)定的測試應在存儲器元件的BGA(球柵陣列�(jié)�(gòu)的PCB)�。而FBGA封裝組件包括一個焊球連接陣列(這是出于實際目的),無法進入連接,如何進行存儲器的探測��
一種解決方案是在PCB布線過程中設計測試點,或探測存儲器元件板的背面的過孔。雖然這些測試點沒有嚴格在“存儲器元件附近�,PCB走線長度一般都比較�,對信號衰減的影響很小。當使用這種方法探測�,信號完整性通常是相當不錯的,可以進行電氣特性的驗證�
�1 DDR3雙列直插�(nèi)存模�(DIMM)“背面”的測試�
對于這種類型應用,可以使用手持探�,但是在多個探頭前端和測試點同時保持良好的電接觸非常困��
考慮到有些JEDEC的測量要求三個或更多的測試點,加上其他信號如芯片選擇信號、RAS和CAS可能需要確定存儲器狀�(tài),許多工程師常常選擇使用焊接式探頭進行連接�
泰克公司開發(fā)了一種專為這種類型的應用設計的探測解決方案。P7500系列探頭�4�20GHz的帶�,是存儲器驗證應用的選擇。圖2說明了幾個可用的P7500系列探頭前端之一,這種探頭非常適合存儲器驗證的應用。這些微波同軸”前端在需要多個探測前端進行焊接情況時提供了有效的解決方�,同時提供的信號保真度和4GHz帶寬,足已滿足存儲器DDR3@1600MT/s的測試需��
�2 P7500系列微波同軸探頭焊接到DIMM�
P7500系列探頭針對存儲器測試應用的另一個優(yōu)點是泰克專有的TriMode(三態(tài))功能。這種獨特的功能允許探頭不但可以測�+�-差分信號,又可以測試單端信號。使用探頭前端的三個焊接連接,用戶就可以使用探頭上控制按鈕或在示波器菜單來對差分和單端探測模式之間進行切換。使用焊接探頭的+連接到單端數(shù)�(jù)或地址�,使用焊接探頭的-連接到另一相鄰�。然后用戶可以使用一個探�,通過兩個單端測量模式之間切換,很容易地測量其中任何兩個信��
�3 P7500三態(tài)前端連接
然�,很多情況下通過背面過孔探測信號可能不是一種好的選�。使用嵌入式存儲器設�,存儲器元件背面可能沒有可用的板上空�。甚至很多標準的DIMM,在板的兩面都有存儲器元�,以增加存儲密度。這種情況�,測試工程師怎樣才能探測到測試點��
幸運的是,即使這樣情況,現(xiàn)在也有探測解決方案。泰克公司與Nexus科技公司合作開發(fā)了所有標準DDR3和DDR2存儲器設備轉(zhuǎn)接板�(nèi)插板組件。這些�(zhuǎn)接板�(nèi)插板使用插槽代替存儲器元件連接到被測設備。在�(zhuǎn)接板有探測的測試�,然后對齊到插槽上的位置。存儲器元件再插到轉(zhuǎn)接板上。圖4是這種“連接”的示意��
�4 DDR�(zhuǎn)接板�(nèi)插板組件
Nexus�(zhuǎn)接獨特的特點是使用專有插座和保留了每一個焊料的組成部分。這使得更換轉(zhuǎn)接板和存儲器元件時不需要重新焊�,從而增加了靈活�,同時也降低了由于多次焊接操作帶來不�(wěn)定的電氣連接的風險�
�(zhuǎn)接板�(nèi)插板嵌入了小型隔離電�,盡可能接近存儲器的BGA焊盤。這些電阻與P7500系列探頭前端電網(wǎng)絡完全匹�,確保良好的信號保真度�
�(zhí)行JEDEC一致性測�
如前所�,JEDEC�(guī)范為存儲器技�(shù)的一致性測試制定了具體的測試技�(shù)。這些測試包括參數(shù)測試,例�,時鐘抖�、建立和保持時間、過渡電�、信號過沖和下沖、斜�,以及其他電信號�(zhì)量測�。這些指定的測試項目不僅多,而且使用通用的測試工�,測試非常復��
以斜率測量為例,在數(shù)�(jù)、選通信號、控制信號上必須測量斜率,然后斜率用于計算調(diào)�,如建立和保持定時測量通過/失敗的極限測�。然�,如何進行斜率測量的細節(jié)是取決于被測信號��
由于JEDEC指定測量方法、參考電平、合�/不合格極限測試等的復雜�,如果有一個應用程�?qū)DR測試制定測量工具,那�,使用這樣的實用工�,就可以確保測量的正確配置和消除許多時間的設��
DDR分析軟件
泰克實時示波器中的選件DDRA(DPO的泰克實時示波器/DSA70000系列,MSO70000系列,DPO7000系列)是一個軟件工�,用于DDR設備測試設置和自動化測試。DDRA提供的符合JEDEC�(guī)范的廣大的測量設置,但對于非標準設備或系�(tǒng)工程,用戶也可以選擇自定義多個設置完成測量任�。目前此軟件選件支持六種不同的DDR技�(shù):DDR、DDR2、DDR3、LPDDR、LPDDR2和GDDR3�
選件DDRA連同泰克示波器上的另外兩個軟件:搜索&標記(選件ASM,上面已描述)和DPOJET抖動和眼圖分析工�,這三個工具結(jié)合在一起使用,建立了一個強�、靈活且易使用的DDR測試和調(diào)試套件�
DDRA菜單界面有五個步�,這五個步驟通過選擇過程引導用戶。在這里,用戶選擇DDR類型進行測試(DDR、DDR2等)和存儲器的速度等級。這個例子中,下拉選擇框顯示了覆蓋所有的DDR標準測試,也可以對速率達到1600MT/s的DDR3進行測試。除了默認選�,用戶可以輸入用戶自定義速度設置,使得軟件容易適應未來技�(shù)�(fā)�。一旦DDR類型和數(shù)�(jù)速率被選中,DDRA自動配置用于測量正確電壓參�。這里會再次出�(xiàn)“用戶定義”設置,允許用戶不用JEDEC的默認值和輸入用戶自定義的Vdd和Vref值(如果需要)�
�5 DDRA�(jié)果界面顯示了兩個結(jié)果圖
�2步允許用戶選擇執(zhí)行哪個測�??捎玫臏y量通過下拉菜單選擇,這些選項根據(jù)信號和探測連接。例如,時鐘的測量都歸入一個“時鐘”下拉菜單中。讀測量、寫測量和地址/命令測量都被分到各自的下拉菜��
DDRA菜單界面的步�3�4�5將引導用戶對所需的信號進行探測,并提供自定義或�(diào)整參�(shù)的設置(如測量參考電平)�
一旦設置完�,用戶選擇運行或),示波器將采集感興趣的信號,識別和標記�(shù)�(jù)突發(fā)(如果需要)。使用默認的記錄長度,示波器通常會采集大�1000UI時間間隔,對采集波形的所有的有效邊緣進行測量。軟件會自動生成眼圖、DQ和DQS重疊顯示。在DDRA“結(jié)果”面板中顯示所有測量結(jié)果的�(tǒng)計�、指標極限�、合�/不合格結(jié)果和其他�(shù)�(jù)。還可以生成打印報告,也可以選擇保存波形�(shù)�(jù)進行測量�
�(shù)字和模擬�(lián)合觀�
如前所�,有很多方法去探測DDR信號,從�(zhuǎn)接內(nèi)插板到焊接探頭的前端。首先需要監(jiān)測多路數(shù)字信�,然后發(fā)�(xiàn)信號完整性問題,再增加一個探頭查看其模擬信號的波�,這就是所謂的“雙探測“,這是一個常見的�(diào)試方�。這種探測方法會影響被測信號的阻抗,同時使用兩個探頭會增加信號的負載效應,使信號的上升時間和下降時�、幅度和噪聲性能變差�
�6 iCapture�(jié)�(gòu)
�7 iCapture顯示了芯片選擇線的模擬和�(shù)字聯(lián)合觀�
MSO70000的iCapture功能可以看到時間相關(guān)的數(shù)字和模擬信號,避免了雙探頭探測的額外負載電容和建立時��16個數(shù)字通道中的任一通道的信號可以切換到示波器的模擬信號采集來觀測,從而提供一個時域相�(guān)的數(shù)字和模擬信號同時觀�。圖7顯示了驗證GDDR5的設計中片選線的一個簡單例�。在采集�(shù)字信號時,這可以幫助確保正確的邏輯門限電�,或驗證信號完整性更準確�
總結(jié)
在本應用文章�,描述了與DDR相關(guān)的許多測試挑�(zhàn),并提出了驗證和�(diào)試存儲器設計的工��