閃速存�(chǔ)�(Flash Memory)是一類非易失性存�(chǔ)器NVM(Non-Volatile Memory)即使在供�電源�(guān)閉后仍能保持片內(nèi)信息;而諸如DRAM、SRAM這類易失性存�(chǔ)�,當(dāng)供電電源�(guān)閉時(shí)片內(nèi)信息隨即丟失.相對(duì)傳統(tǒng)的EEPROM芯片,這種芯片可以用電氣的方法快速地擦寫(xiě).由于快擦�(xiě)存儲(chǔ)器不需要存�(chǔ)電容�,故其集成度更高,制造成本低于DRAM.它使用方�,既具有SRAM讀�(xiě)的靈活性和較快的訪�(wèn)速度,又具有ROM在斷電后可不丟失信息的特�(diǎn),所以快擦寫(xiě)存儲(chǔ)器技�(shù)�(fā)展最迅��
閃速存�(chǔ)器的基本存儲(chǔ)器單元結(jié)�(gòu)如圖1所�。一眼看上去就是n溝道的MOSFET那樣的東�,但又與普通的FET不同,特�(diǎn)是在柵極(控制柵)與漏極/源極之間存在浮置柵,閃速存�(chǔ)器利用該浮置柵存�(chǔ)記憶�
�1 閃速存�(chǔ)器的單元�(jié)�(gòu)
浮置柵被�(shè)�(jì)成可以存�(chǔ)電荷的構(gòu)�,柵極及主板利用氧化膜�(jìn)行了絕緣處理,一次積累的電荷可以�(zhǎng)�(shí)間(10年以上)保持。當(dāng)�,如果氧化膜存在缺陷,或者由于某種原因使絕緣膜遭到破壞,那么閃速存�(chǔ)器將失去記憶。同�(shí),因?yàn)闊崮鼙囟ㄖ率闺姾梢阅掣怕拾l(fā)生消�,因此數(shù)�(jù)保存的時(shí)間將受到溫度的影響�
下面,我們將�(jìn)一步討論閃速存�(chǔ)器的擦除與寫(xiě)人的原理�
我們知道,�(shù)�(jù)的寫(xiě)人與擦除是通過(guò)主板與控制柵之間電荷的注人與釋放�(lái)�(jìn)行的。例�,一般的NOR閃速存�(chǔ)器在�(xiě)人時(shí)提高控制柵的電壓,向浮置柵注人電荷(�2�。而數(shù)�(jù)的擦除可以通過(guò)兩種方法�(jìn)�。一種方法是通過(guò)給源極加上+12V左右的高電壓,釋放浮置柵中的電荷(Smart Voltage Regulator�;另一種方法是通過(guò)給控制柵加上�(fù)電壓�-10V左右�,擠出浮置柵中的電荷(負(fù)極門擦除法)。各種電壓提供方式如�3所��
�2 閃速存�(chǔ)器的�(xiě)入操�
�3 閃速存�(chǔ)器的擦除操作
�4圖示了閃速存�(chǔ)器單元的電壓-電流特�。浮置柵的電荷可抵消提供給控制柵的電�。也就是�(shuō),如果浮置柵中積累了電荷,則閾值電壓(Vth)增�。與浮置柵中�(méi)有電荷時(shí)的情況相�,如果不給控制柵提供高電壓,則漏極-源極間不�(huì)處于�(dǎo)通的狀�(tài)。因此,這是判斷浮柵中是否積累了電荷,也就是判斷是�1”還是�0”的�(jī)��
�4 閃速存�(chǔ)器單元的電壓一電流特性變�
那么,寫(xiě)入操作是提高了Vth還是降低了Vth�?根�(jù)閃速存�(chǔ)器的類型情況也有所不同。作為傳�(tǒng)EPROM的一般替代晶的NOR以及硅盤中應(yīng)用的NAND閃速存�(chǔ)�,在�(xiě)入時(shí)為高Vth;而AND及DINOR閃速存�(chǔ)器中,在�(xiě)人時(shí)為低Vth�
閃速存�(chǔ)器根�(jù)單元的連接方式,如表所�,可分成NAND、NOR、DINOR(Divided bit Line NOR)及AND幾類。NAND閃速存�(chǔ)器單元的連接方式如圖1所�,NOR閃速存�(chǔ)器如�2所示,DINOR閃速存�(chǔ)器如�3所�,AND閃速存�(chǔ)器單元的�(jié)�(gòu)如圖4所�。市�(chǎng)上銷售的閃速存�(chǔ)器基本上就是NOR及NAND兩種,其中只有NAND閃速存�(chǔ)器的單元是串�(lián)的,其他所有類型的單元都是并聯(lián)��
� 閃速存�(chǔ)器的單元方式
NOR閃速存�(chǔ)器以讀取速度100ns的高速在隨機(jī)存取中受到人們的青睞。但由于其單元尺寸大于NAND閃速存�(chǔ)�,存在著難以�(jìn)行高度集成的�(wèn)題。寫(xiě)人時(shí)采用CHE(Channel HotElectron,溝道熱電子)方式,即在柵-漏之間加上高電壓,提高通過(guò)溝道的電子能�,向浮置柵中注入電荷。這樣,由于損耗電流變�,在�(xiě)入時(shí)必須由外部其他途徑提供�12V左右的電源,因而不適合低電壓操��
�1 NAND閃速存�(chǔ)器的單元�(jié)�(gòu)
�2 NOR閃速存�(chǔ)器的單元�(jié)�(gòu)
與NOR閃速存�(chǔ)器相比較,東芝公司開(kāi)�(fā)的NAND閃速存�(chǔ)器卻能夠�(jìn)行高度集�,寫(xiě)人方式也因采用了被稱為隧道的方式,即利用了氧化膜所引起的隧道效�(yīng)�(xiàn)�,故與NOR閃速存�(chǔ)器相�,具有損耗電流較小的特征。但在另一方面,由于單元是串聯(lián)連結(jié)�,所以面向順序存�,具有隨�(jī)存取速度慢的缺點(diǎn)�
�3 DINOR閃速存�(chǔ)器的單元�(jié)�(gòu)
三菱與日立結(jié)合NAND及NOR閃速存�(chǔ)器的特點(diǎn),開(kāi)�(fā)了DINOR(Divided bit-line NOR)閃速存�(chǔ)器以及AND閃速存�(chǔ)��
DINOR閃速存�(chǔ)器的�(jié)�(gòu)是將�(shù)�(jù)線(位線)分離成主數(shù)�(jù)線與子數(shù)�(jù)線的層次,通過(guò)各�(gè)存儲(chǔ)器單元與子數(shù)�(jù)線的連接,既可以具有像NAND那樣的高度可集成�,又具各與NOR同等程度以上的高速隨�(jī)存取�。因?yàn)�?xiě)人操作也采用了隧道方�,所以較小的�(xiě)入電流就可完成寫(xiě)人操作。又因數(shù)�(jù)置換所需要的高電壓升壓電路可以設(shè)�(jì)于芯片內(nèi)�,因此可以�(jìn)行低電壓的單一電源操作�
�4 AND閃速存�(chǔ)器的單元�(jié)�(gòu)
AND閃速存�(chǔ)器單元的源線也設(shè)�(jì)了分離的子源�,是傾向于順序存取的�(chǎn)�。除了能夠以與硬盤一�(gè)扇區(qū)相同�512字節(jié)大小的小塊單位�(jìn)行寫(xiě)人及讀取操作以�,還具有DINOR的低功耗特�(zhǎng),可以面向硅盤等展開(kāi)�(yīng)�。單元的連接方式與NOR閃速存�(chǔ)器相�,寫(xiě)入邏輯為反相(NOR�(xiě)人時(shí)Vth變高,而AND式則降低�,命名為AND��
�(xiàn)在的NOR閃速存�(chǔ)器也致力于改�,目的在于將�(xiě)人操作也采用隧道方式以降低功耗,或者通過(guò)單元物理�(jié)�(gòu)上的改善�,使低電�?jiǎn)我浑娫搭愋偷拈W速存�(chǔ)器也形成�(chǎn)�。以文件為使用目的的AND及NAND兩種類型的閃速存�(chǔ)器目前已在市�(chǎng)上流通,�(yīng)用于大容量的Flash ATA卡等方面�
通過(guò)地址與數(shù)�(jù)特定組合的若干次�(xiě)入序列,向閃速存�(chǔ)器發(fā)出指�。利用這樣的序�,防止由于編程錯(cuò)誤及�(kāi)通電源的暫時(shí)不穩(wěn)定等因素所引發(fā)偶然擦除及寫(xiě)入操��
Am29F010A的指令定義如表所示。例�,當(dāng)編程指令(向閃速存�(chǔ)器特定地址�(xiě)入數(shù)�(jù))下�(dá)�(shí),如下所述:
①向555h地址�(xiě)入AAh�
?、谙?AAh地址�(xiě)�55h�
?、巯?55h地址�(xiě)入A0h�
④向希望�(xiě)人地址(PA)處�(xiě)人希望寫(xiě)入的�(shù)�(jù)(PD��
� Am29F010A的指令定�
RA:讀地址;PA:編程地址;SA:扇區(qū)地址;RD:讀�(shù)�(jù);PD:編程數(shù)�(jù)
通過(guò)上述4次寫(xiě)入序列完成寫(xiě)人操�。的�(xiě)操作完成�,根�(jù)讀取狀�(tài)�(lái)判斷�(nèi)部操作是否結(jié)束�
圖像的保存和恢復(fù)是一�(gè)圖像采集系統(tǒng)所不可或缺的功能之一。保存圖像信息所用的介質(zhì)或設(shè)備有很多�,如常用的電影膠�、膠�、硬�、軟�、光�、各種靜�(tài)和動(dòng)�(tài)RAM、ROM以及固態(tài)存儲(chǔ)器件等。其�,F(xiàn)lash ROM以其�(nèi)容掉電不消失、價(jià)格低�、控制方法靈�、與微處理器接口方便等特�(diǎn),越�(lái)越多地應(yīng)用在圖像采集與存�(chǔ)系統(tǒng)�,如常見(jiàn)的數(shù)碼像�(jī)。因�,研究Flash ROM在圖像采集記錄系�(tǒng)中的�(yīng)用技�(shù)有著重要的意義�
1 閃速存�(chǔ)器的分類和發(fā)展現(xiàn)狀
目前常見(jiàn)的圖像采集記錄系�(tǒng)如數(shù)碼像�(jī)、數(shù)碼攝像機(jī)�,通常采用半導(dǎo)體存�(chǔ)器作為其記憶部分。半�(dǎo)體存�(chǔ)器通常可分為隨�(jī)存儲(chǔ)器(RAM)和只讀存儲(chǔ)器(ROM[_]。RAM的內(nèi)容可以隨�(shí)刷新,訪�(wèn)速度�,但是掉電后其存�(chǔ)的信息會(huì)丟失;ROM則具有掉電不丟失�(shù)�(jù)的特�。通常ROM又可分為固定ROM、PROM、EPROM和EEPROM�
�1 K9F1208UOM引腳定義
閃速存�(chǔ)器(Flash ROM)屬于半�(dǎo)體存�(chǔ)器的一種,屬于非易失性存�(chǔ)器NVM(Non-Volatile Memory�。它采用類似于EPROM的單管疊柵結(jié)�(gòu)的存�(chǔ)單元揣�,是新一代用電信�(hào)擦除的可編程ROM;它既吸收了EPROM�(jié)�(gòu)�(jiǎn)�、編程可靠的�(yōu)�(diǎn),又具有EPROM用隨道效�(yīng)擦除的快捷特性,集成度可做得很高,因而在便攜式數(shù)�(jù)存儲(chǔ)和各種圖像采集記錄系�(tǒng)中得到了廣泛的應(yīng)��
全球閃速存�(chǔ)器的主要供應(yīng)商有AMD、Atmel、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、Sharp、Toshiba。由于各自技�(shù)架構(gòu)的不�,分為幾大陣�(yíng),因此閃速存�(chǔ)也按其采用技�(shù)的不同而分為幾大類�
*NOR技�(shù)——代表公司Intel,特�(diǎn)為擦除和�(xiě)入慢、隨�(jī)讀��
*NAND技�(shù)——代表公司Samsung,特�(diǎn)為隨�(jī)讀�(xiě)�、以�(yè)為單位連續(xù)讀�(xiě)��
*AND技�(shù)——代表公司Hitachi,特�(diǎn)為低功�,價(jià)格高�
*由EEPROM派生的閃速存�(chǔ)�。特�(diǎn):介于NOR與EEPROM之間�
存儲(chǔ)器的�(fā)展具有容量更�、體積更�、價(jià)格更低的趨勢(shì),這在閃速存�(chǔ)器行�(yè)表現(xiàn)得淋漓盡致。隨著單�(dǎo)體制造工藝的�,主流閃速存�(chǔ)器廠家采�0.18μm,甚�0.15μm的制造工��
借助于先�(jìn)工藝的優(yōu)�(shì),閃速存�(chǔ)器的容量可以變大:NOR技�(shù)將出�(xiàn)256Mb的器件,NAND和AND技�(shù)已經(jīng)�16Gb的器��
芯片的封裝尺寸更小:從最初DIP封裝,到PSOP、SSOP、TSOP封裝,再到BGA封裝,閃速存�(chǔ)器已�(jīng)變得非常纖細(xì)小巧�
工作電壓更低:從最�12V的編程電壓,一步步下降�5V�3.3V�2.7V�1.8V單電壓供�;符合國(guó)際上低功耗的潮流,更促�(jìn)了便攜式�(chǎn)品的�(fā)��
位成本大幅度下降:采用NOR技�(shù)的Intel公司�28F128J3�(jià)格為25美元,NAND技�(shù)和AND技�(shù)的閃速存�(chǔ)器已�(jīng)突破10MB 2美元的價(jià)�,性價(jià)比極高�
本文中討論的是采用NAND技�(shù)的K9F1208U0M�
�2 AT90S8515和K9F1208UOM硬件接口原理
2 64M閃速存�(chǔ)器K9F1208UOM�(jiǎn)�
K9F1208U0M是Samsung公司生產(chǎn)的采用NAND技�(shù)的大容量、高可靠Flash存儲(chǔ)�。該器件采用三星公司的CMOS浮置門技�(shù)和與非存�(chǔ)�(jié)�(gòu),存�(chǔ)容量�64M×8�,除此之外還�2048K×8位的空閑存儲(chǔ)區(qū)。該器件采用TSSOP48封裝,工作電�2.7�3.6V�
K9F1208U0M�(duì)528字節(jié)一�(yè)的寫(xiě)操作所需�(shí)間典型值是200μs,而對(duì)16K字節(jié)一塊的擦除操作典型民僅需2ms。每一�(yè)中的�(shù)�(jù)出速度也很快,平均每�(gè)字節(jié)只需50ns,已�(jīng)與一般的SRAM相當(dāng)�8位I/O端口采用地址、數(shù)�(jù)和命令復(fù)用的方法。這樣既可減少引腳�(shù),還可使接口電路�(jiǎn)�。片�(nèi)的寫(xiě)控制器能自動(dòng)�(zhí)行寫(xiě)操作和擦除功�,包括必要的脈沖�(chǎn)生,�(nèi)部校�(yàn)�,完全不用外部微控制器考慮,簡(jiǎn)化了器件的編程控制難度�
2.1 器件�(jié)�(gòu)
K9F1208U0M的結(jié)�(gòu)如圖1所�。由以下幾部分組成:
①地址譯碼�。它是一�(gè)二維的譯碼器,A0~A7為Y方向譯碼�,A9~A25為X方向譯碼器;而A8是由命令寄存器決定的,用于選擇Flash ROM存儲(chǔ)器的區(qū)�(hào)�
?、诖�?chǔ)陣列。如�1所�,由于地址A8的不同,可以把存�(chǔ)陣列分為和第二兩部分;同�(shí),它還有一�(gè)空閑區(qū),都可通過(guò)命令�(jìn)行選�。整�(gè)存儲(chǔ)陣列又可分為4096�,每一塊分�32�(yè),一�(yè)包含528字節(jié)。�528字節(jié)包含部分�256字節(jié)和第二部分的256字節(jié)以及空閑區(qū)�16字節(jié)�
③命令寄存器。命令寄存器把輸入的命令暫存起來(lái),根�(jù)不同的命令和控制線執(zhí)行不同的操作�
?、芸刂七壿嫼透唠妷寒a(chǎn)生器。控制邏輯產(chǎn)生各種控制信�(hào),用于對(duì)�(nèi)部的存儲(chǔ)陣列緩存器等�(jìn)行合理的控制。高電壓�(chǎn)生器可以�(chǎn)生用于對(duì)存儲(chǔ)陣列�(jìn)行編程的高壓�
?、軮/O緩存、全局緩存及輸出驅(qū)�(dòng)。用于對(duì)輸入及輸出�(jìn)行必要的緩存,以符合�(shí)序的要求。輸出驅(qū)�(dòng)加強(qiáng)帶載能力�
2.2 引腳�(shuō)�
�1概要地說(shuō)明了K9F1208U0M各�(gè)引腳的功��
?、倜铈i存使能(CLE�,使輸入的命令發(fā)送到命令寄存�。當(dāng)�?yōu)楦唠娖綍r(shí),在WE上升沿命令通過(guò)I/O口鎖存到命令寄存��
②地址鎖存使能(ALE�,控制地址輸入到片�(nèi)的地址寄存器中,地址是在WE的上升沿被鎖存的�
?、燮x使能(CE�,用于器件的選擇控制。在讀操作、CE�?yōu)楦唠娖綍r(shí),器件返回到備用狀�(tài);然�,當(dāng)器件在寫(xiě)操作或擦除操作過(guò)程中保持忙狀�(tài)�(shí),CE的變高將被忽�,不�(huì)返回到備用狀�(tài)�
?、軐?xiě)使能(WE�,用于控制把命令、地址和數(shù)�(jù)在它的上升沿�(xiě)入到I/O端口;而在讀操作�(shí)必須保持高電��
?、葑x使能(RE),控制把數(shù)�(jù)放到I/O總線�,在它的下降沿tREA�(shí)間后�(shù)�(jù)有效;同�(shí)使用�(nèi)部的列地址自動(dòng)�1�
⑥I/O端口,用于命�、地址和數(shù)�(jù)的輸入及讀操作�(shí)的數(shù)�(jù)輸出。當(dāng)芯片未選中時(shí),I/O口為高阻�(tài)�
⑦寫(xiě)保護(hù)(WP�,禁止寫(xiě)操作和擦除操�。當(dāng)它有效時(shí),內(nèi)部的高壓生成器將�(huì)�(fù)��
?、鄿?zhǔn)�/忙(R/B),反映�(dāng)前器件的狀�(tài)。低電平�(shí),表示寫(xiě)操作或擦除操作以及隨�(jī)讀正�(jìn)行中;當(dāng)它變?yōu)楦唠娖綍r(shí),表示這些操作已經(jīng)完成。它采用了開(kāi)漏輸出結(jié)�(gòu),在芯片未選中時(shí)不會(huì)保持高阻�(tài)�
2.3 K9F1208U0M的接口控制方�
K9F1208U0M在應(yīng)用時(shí)必須通過(guò)外部微控制器�(lái)控制其內(nèi)容的讀�(xiě),圖2給出了K9F1208U0M與AT90S8515單片�(jī)接口的方��
K9F1208U0M的數(shù)�(jù)總線與AT90S8515的數(shù)�(jù)口PA口相�,用單片�(jī)的地址高位引腳PC6作為K9F1208U0M的片選信�(hào)(CS�;PC5接K9F1208U0M的命令數(shù)�(jù)選擇端(CMD/DATA�,而PC4接K9F1208U0M的地址鎖存允許端(ALE�。因�,對(duì)K0F1208U0M的訪�(wèn)就相�(dāng)于訪�(wèn)地址分別�0xaf00�0x9f00�0x8f00的三�(gè)端口,分別對(duì)�(yīng)K9F1208U0M的命令端�、地址端口、數(shù)�(jù)端口。因�,對(duì)于單片機(jī)而言,對(duì)K9F1208U0M的命令、地址和數(shù)�(jù)操作可通過(guò)不同的端口�(jìn)�,簡(jiǎn)化了K9F1208U0M讀�(xiě)控制的難��
2.4 讀�(xiě)操作流程
�3所示為K9F1208U0M的寫(xiě)�(shí)序流��
由圖3可看�,�(jìn)行寫(xiě)操作�(shí)先要�(xiě)入命令字80H,通知K9F1208U0M要�(jìn)行寫(xiě)操作,然后順�?qū)懭肽康牡氐刂泛痛�?xiě)入的�(shù)�(jù)。應(yīng)該注意的�,地址只需�(xiě)入一�,便可以連續(xù)�(xiě)入多�(gè)字節(jié)�(shù)�(jù)。地址指針的調(diào)整是由K9F1208U0M�(nèi)部邏輯控制的,不用外部干�(yù)。寫(xiě)入操作是以頁(yè)為單位(1�528字節(jié))�(jìn)行的,即每次連續(xù)�(xiě)入能超過(guò)528�(gè)字節(jié)。這是由于K9F1208U0M的工作方�?jīng)Q定的:寫(xiě)入的�(shù)�(jù)先保存至Flash�(nèi)部的�(yè)寄存器(528字節(jié))中,然后再�(xiě)入存�(chǔ)單元。數(shù)�(jù)�(xiě)完之后還要給K9F1208U0M�(fā)�1�(gè)�(xiě)操作指令10H,通知其將�(yè)寄存器中的數(shù)�(jù)�(xiě)入存�(chǔ)單元,隨后就�(yīng)該對(duì)狀�(tài)引腳�(jìn)行查�。如果該引腳為低,表明此次寫(xiě)操作�(jié)�。的步驟是數(shù)�(jù)校驗(yàn),如果采用了ECC校驗(yàn)?zāi)�?,則此步驟可以省��
其它操作如讀操作、擦除操作等�(guò)程均與此類似,可參考相�(guān)的器件說(shuō)明文�。限于篇,這里不再多述�
2.5 注意事項(xiàng)
在以K9F1208U0M為數(shù)�(jù)存儲(chǔ)介質(zhì)的系�(tǒng)�(shè)�(jì)中,需要注意無(wú)效塊的問(wèn)�。無(wú)效塊即包含一�(gè)和多�(gè)�(wú)效數(shù)�(jù)位的�。由于結(jié)�(gòu)方面的原�,一塊(32�(yè))中有一�(gè)�(wú)效位也會(huì)�(dǎo)致整�(gè)塊無(wú)效。因�,系�(tǒng)必須在寫(xiě)入數(shù)�(jù)�(shí)避開(kāi)�(wú)效塊。出廠時(shí),每片K9F1208U0M的無(wú)效塊信息均保存在一�(gè)�(wú)效塊信息表中,可以根�(jù)該表中的原始�(wú)效塊信息�(shí)別無(wú)效塊的位�。在K9F1208U0M的使用過(guò)程中,應(yīng)隨時(shí)�(duì)�(wú)效塊情況�(jìn)行檢查和更新,以保證�(wú)效塊表內(nèi)容的�(zhǔn)確性;同時(shí),應(yīng)該禁止任何試圖擦除無(wú)效塊信息表的操作�
3 閃速存�(chǔ)器在圖像采集記錄系統(tǒng)中應(yīng)�
�4是一種采用閃速存�(chǔ)器為圖像記錄介質(zhì)的數(shù)字圖像采集記錄系�(tǒng)的原理框��
在該系統(tǒng)中,通過(guò)光學(xué)鏡頭把像成在位于焦平面處的CMOS圖像傳感器(OV7620)的像面�。CMOS圖像傳感器對(duì)其�(jìn)行空閑采用并�(shù)字化以后,直接輸出分辨率�512×480�8位灰度數(shù)字圖像數(shù)�(jù)。由于K9F1208U0M的讀�(xiě)�(shí)序無(wú)法與CMOS圖像傳感器配�,因�,需要在兩者之間加一�(gè)靜態(tài)緩存。這里使用的是HM62815�512×8位SRAM�。先把圖像數(shù)�(jù)保存在靜�(tài)緩存�,然后通過(guò)AVR單片�(jī)的控制,把圖像轉(zhuǎn)存到K9F1208U0M�。至于何�(shí)需要轉(zhuǎn)�,則由AVR單片�(jī)根據(jù)外部控制命令接口傳來(lái)的命�;同�(shí),還要由CMOS圖像傳感器輸出的行場(chǎng)同步�(shí)序信�(hào)�(lái)決定�
圖像記錄保存的最終目的是要顯示出�(lái),因此還需要把保存在閃速存�(chǔ)器K9F1208U0M中的圖像�(shù)�(jù)讀�。本系統(tǒng)中K9F1208U0M的圖像數(shù)�(jù)是通過(guò)USB接口讀出的。采用了AVR系列的AT90S8515單片�(jī)作為USB接口控制器,�(fù)�(zé)�(duì)與上位機(jī)通信用的USB接口�(jìn)行配置及管理,此�,其主要的工作還包括�(duì)靜態(tài)緩存、K9F1208U0M等�(jìn)行讀�(xiě)控制。在上位�(jī)中采用Visual C++�(yǔ)言編寫(xiě)相應(yīng)的圖像數(shù)�(jù)采集軟件,就能夠?qū)崿F(xiàn)通過(guò)USB總線�(duì)K9F1208U0M中圖像數(shù)�(jù)的讀�、顯示及保存�
該圖像采集系�(tǒng)輸出的數(shù)字圖像分辨率�512×480,而K9F1208U0M�64M×8位的閃速存�(chǔ)�;因�,最多可以存�(chǔ)272張圖�,并且讀�(xiě)速度�(dá)�300kB/s,基本能夠滿足一般使用的要求�
4 �(jié)�
閃速存�(chǔ)器是圖像采集記錄系統(tǒng)中的記憶部分,對(duì)它的希望就是讀�(xiě)速度�、容量大以及操作方便。通過(guò)�(duì)Samsung公司采用NAND技�(shù)的閃速存�(chǔ)器K9F1208U0M�(jìn)行的研究表明:K9F1208U0M器件與系�(tǒng)的接口十分簡(jiǎn)�、操作靈活方�、器件從硬件到軟件均有多種保�(hù)、數(shù)�(jù)可靠性高、使用壽命長(zhǎng),為大容量固�(tài)圖像存儲(chǔ)器市�(chǎng)提供了成本效益的解決方案,因而在各種�(shù)字圖像采集和存儲(chǔ)�(yīng)用領(lǐng)域具有廣闊的�(yīng)用前��
80年代中期以來(lái),EPROM的容量每?jī)赡攴环?。通用E2PROM與EPROM相比,具有價(jià)格低、擦除簡(jiǎn)單等�(yōu)�(diǎn),但由于每�(gè)存儲(chǔ)單元有兩只晶體管,開(kāi)�(fā)大容量E2PROM是非常困難的。用2um工藝制作的兩管E2PROM的容量為64kb。Masupka等人利用只有1只晶體管的E2PROM單元和新的擦�/編程電路技�(shù)及高速靈敏度放大�,于1987年報(bào)道了�256kb閃速E2PROM(即閃速存�(chǔ)�)。之所以稱為閃�,是�?yàn)樗芡瑫r(shí)、快速地擦除所有單元。表1比較了塊閃速存�(chǔ)器與EPROM、一次編程PROM、E2PROM的性能�
�1 閃速存�(chǔ)�、EPROM、一次編程PROM、E2PROM的性能�(duì)�
常規(guī)的紫外線擦除EPROM由于采用陶瓷封裝,需要一�(gè)擦除窗口,所以價(jià)格比較高,而且擦除�(shí)需要在紫外光下照射20分鐘。一次編程PROM在編程后就不能再擦除。由于常�(guī)E2PROM每�(gè)單元中有兩只晶體管,所以單元面積很�,用2um�(shè)�(jì)�(guī)則設(shè)�(jì)�256kb E2PROM的面積至少達(dá)98mm2。閃速存�(chǔ)器的單元面積僅為常規(guī)E2PROM�1/4,所以容量可以做得很大,閃速存�(chǔ)器是要求存儲(chǔ)器容量不斷擴(kuò)大的�(chǎn)��
�2 1Mb閃速存�(chǔ)器的主要參數(shù)
1989年報(bào)道了1Mb的閃速存�(chǔ)�,采用以EPROM工藝為基�(chǔ)的CMOS工藝,單元面積為15.2um2,存取時(shí)間為9ns,片擦除�(shí)間為900ms,編程速度�10μs/字節(jié),芯片面積為5.74mm x 6.75mm,表2給出了主要的器件參數(shù)�
1994�,Atsumi等人�(bào)道了�0.6um、三�、雙層多晶硅、單鋁CMOS工藝制作�16Mb閃速存�(chǔ)器,存儲(chǔ)�(shí)間為73ns,編程速度�10us/字節(jié),單元尺寸為2.0um×1.7um,芯片面積為17.32mm×7.7mm�
�3 典型的閃速存�(chǔ)器單元性能
近幾�,采�0.4um工藝�64�128Mb閃速存�(chǔ)器已大量�(bào)�。采�0.25um工藝的閃速存�(chǔ)器也已問(wèn)世,工作電壓�2.5V,芯片面積為105.9mm2。本文主要論述閃速存�(chǔ)器的原理及技�(shù)�(dòng)向�
2 閃速存�(chǔ)器的工作原理
2.1 單元的工作原�
主要有兩種技�(shù)�(lái)改變存儲(chǔ)在閃速存�(chǔ)器單元的�(shù)�(jù):溝道熱電子注入(CHE)和Fowler-Nordheim隧道效應(yīng)(FN隧道效應(yīng))。所有的閃速存�(chǔ)器都采用FN隧道效應(yīng)�(lái)�(jìn)行擦�。至于編�,有的采用CHE方法,有的采用FN隧道效應(yīng)方法。表3給出了幾家主要閃速存�(chǔ)器廠家的存儲(chǔ)單元性能�
由于在CHE注入�(guò)程中,浮柵下面的氧化層面積較小,所以對(duì)浮柵下面的氧化層損害較小,因此其可靠性較高,但缺�(diǎn)是編程效率低,F(xiàn)N法用低電流�(jìn)行編�,因而能�(jìn)行高效而低功耗的工作,所以在芯片上電荷泵的面積就可以做得很小�
為了減少閃速存�(chǔ)器的單元面積,可以采用負(fù)柵壓偏置。由于在字線(接存�(chǔ)單元的柵)上接了負(fù)�,接到源上的電壓就可以減小,從而減少了雙重?cái)U(kuò)散的必要�。所以源�(jié)可以減小�0.2um。負(fù)柵偏置的閃速存�(chǔ)器還有一�(gè)�(yōu)�(diǎn),就是通過(guò)字線施加�(fù)壓可以實(shí)�(xiàn)字組(sector)擦除(通常一�(gè)字組�2k�(gè)以上的字節(jié))。表4給出了負(fù)柵偏置的閃速存�(chǔ)單元在各種情況下各端的電壓��
�4 �(fù)柵偏置的閃速存�(chǔ)單元各端電壓
2.2 電路工作原理
下面以一�1Mb閃速存�(chǔ)器為�,來(lái)�(shuō)明閃速存�(chǔ)器的擦除和編�。當(dāng)擦除�(shí),陣列中所有單元的源結(jié)都接�12V電壓,所有字節(jié)都接�,內(nèi)部擦除確�(rèn)電路和適�(dāng)?shù)牟脸惴ㄏ嘟Y(jié)�,使擦除閾值小于Vtemax。如果一些字節(jié)需要擦除多�1次才能達(dá)到希望的擦除閾值Vtemax,那么擦除和�(yàn)證程�?qū)⑦M(jìn)行迭代。當(dāng)選擇柵和漏結(jié)接高電位,而源端接地時(shí),熱電子由漏�(jié)注入到浮�,內(nèi)部編程確�(rèn)電路保證單元的編程閾值大于或等于Vtpmin。由于編程發(fā)生在漏結(jié),而擦除發(fā)生在源結(jié),所以應(yīng)分別�(duì)它們�(jìn)行優(yōu)化�
3“與非”結(jié)�(gòu)的閃速存�(chǔ)�
自從80年代末期“與非�(NAND)閃速存�(chǔ)器問(wèn)世以�(lái),由于其密度�、性能�(yōu)�,其�(yīng)用已�(kuò)展到一些大容量的存�(chǔ)�(lǐng)�。對(duì)于大容量�(yīng)用,單存�(chǔ)位的�(jià)格是一�(gè)主要因素,并且出�(xiàn)了多重單�(multilevelcell)閃速存�(chǔ)�(即在不增大物理單元數(shù)的前提下存儲(chǔ)密度提高2�3�),以降低�(jià)格,但同�(shí)犧牲了讀出和編程性能�
“與非”閃速存�(chǔ)器在編程和擦除操作中都利用FN隧道效應(yīng),以減少功�,并允許以頁(yè)為基�(chǔ)的編程操作,大大提高了編程效�。另一�(gè)�(yōu)�(diǎn)是工藝簡(jiǎn)�,并且由于源漏結(jié)�(gòu)�(jiǎn)單,單元可以做得很小,多重單元概念與“與非”閃速存�(chǔ)器結(jié)合是解決大容量存�(chǔ)的理想選擇�
在“與非”閃速存�(chǔ)器中,多�(gè)串聯(lián)的單元構(gòu)成了一�(gè)“與非”串(NANDstring),而這些位串分享一�(gè)公共的陣列地�(AGL),如�2所示。當(dāng)�(duì)一�(gè)選擇的單元存取數(shù)�(jù)�(shí),在同一位串中未選擇的單元必須作為旁路晶體管,但這些未選擇的單元的編程態(tài)�(huì)影響該位串的電流,位串電流的變化�(huì)引起單元Vth漂移。陣列地的擾�(dòng)是使單元Vth漂移的另一�(gè)因素。這是�?yàn)樵贏GL線中存在電阻,在讀出和編程操作�(shí),源電壓�(huì)升高,所以應(yīng)盡量增加用鋁做AGL的數(shù)��
一�(gè)64Mb的“與非”閃速存�(chǔ)器如�3所示。表5給出�64Mb閃速存�(chǔ)器的性能�
�5 64Mb“與非”閃速存�(chǔ)器的主要性能
4 閃速存�(chǔ)器中的誤差校�(ECC)技�(shù)
在閃速存�(chǔ)器中,用浮柵上電荷的多少�(lái)代表邏輯�0”和邏輯�1”。在擦除和編程過(guò)程中,由于隧道氧化層中存在高能電子的注入和發(fā)�,會(huì)帶來(lái)缺陷和陷阱的�(chǎn)�。存�(chǔ)在浮柵上的電子會(huì)通過(guò)隧道氧化層的缺陷和陷阱泄�。在讀出時(shí),由于VCC加到控制柵,浮柵慢慢地收集電�。電子的泄漏和收集引起了存儲(chǔ)晶體管閾值電壓的減少或增�,并且可能引起隨�(jī)位失��
閃速存�(chǔ)器系�(tǒng)必須保證即使在經(jīng)�(guò)105�106次擦�(xiě)后存�(chǔ)的數(shù)�(jù)仍然能保�10�。通常用誤差校正技�(shù)�(lái)提高閃速存�(chǔ)器的可靠性。在ATA卡中,采用閃速控制器,包括ATA接口�(lái)處理閃速芯片的讀�(xiě),如�4所��
近年�(lái),不帶控制器的單閃速芯片的�(yīng)用市�(chǎng),如私人�(shù)字助�(personaldigitalassistants,PDAs)、IC卡和�(shù)�?jǐn)z象機(jī)等正在擴(kuò)�,所以需要直接和CPU相連的閃速存�(chǔ)�。盡管帶ECC的閃速存�(chǔ)器芯片與不帶ECC的閃速存�(chǔ)器芯片相�,芯片面積增�10�,但其價(jià)格卻低�
在閃速存�(chǔ)器中,擦除操作以字組為單位�(jìn)�,所以除了位出錯(cuò)率外(一般要求出�(cuò)率低�10-15),還引入字組出錯(cuò)�,即在一�(gè)字組中出�(xiàn)�(cuò)誤的概率。對(duì)�8kb,字組出�(cuò)率要求小�10-10�
�6給出了并行ECC、串行ECC、壓縮ECC的芯片面積增加率、功耗和隨機(jī)存取�(shí)間的�(duì)�。在估算單元面積和功耗時(shí),假定I/O�(shù)�(jù)�(zhǎng)度是8�,存�(chǔ)陣列靈敏度放大器�70%的芯片面積。芯片中ECC的數(shù)目為8,由10�(gè)校驗(yàn)位而帶�(lái)的存�(chǔ)單元、靈敏度放大器芯片面積的增加量為1.4%。假定在�(méi)有ECC�(shí),隨�(jī)存取�(shí)間為10us,對(duì)于一般平行處理ECC�10�(gè)200輸入端異或校正產(chǎn)生器�512�(gè)10輸入邏輯�(cuò)誤校正電路同�(shí)工作,在10ns的門延遲�(nèi)校正�(cuò)誤碼,這樣增加的芯片面積為43%,峰值電流為600mA;對(duì)于一般串行處理ECC�8�(gè)522位寄存器在串行讀�(shí)都處于工作狀�(tài),所以平均電流增大到50mA;雖然存�(chǔ)�(shí)間增�1.5倍,但增加的芯片面積僅為串行ECC�2/17,而且功耗電流壓縮到11mA�
�7給出了累�(jì)字組出錯(cuò)率與擦寫(xiě)周期的關(guān)�。實(shí)線和虛線分別表示帶ECC和不帶ECC電路的字組出�(cuò)�。如果字組的大小�8kb(包括128�(gè)ECC�)。在�(méi)有ECC�(shí),當(dāng)字組中出�(xiàn)�(cuò)誤時(shí),該字組被認(rèn)為是一�(gè)失效字組;當(dāng)有ECC�(shí),直到該字組的一�(gè)ECC字出�(xiàn)兩�(gè)�(cuò)誤時(shí),該字組才被�(rèn)為是出錯(cuò)�。所以,�(jīng)�(guò)100�(wàn)次擦�(xiě)�,累�(jì)字組出錯(cuò)率提�6�(gè)�(shù)量級(jí)�
5 深亞微米閃速存�(chǔ)器技�(shù)
�(xiàn)在的閃速存�(chǔ)器已�(fā)展到64Mb�128Mb。當(dāng)工藝水平�(jìn)一步發(fā)展時(shí),商用閃速存�(chǔ)器將�(fā)展到1/4微米�(shí)�,在這一�(shí)代,將面臨三�(gè)主要�(wèn)��
(1)存儲(chǔ)單元的�(jìn)一步縮小將�(dǎo)致周邊電路設(shè)�(jì)�(guī)則的�(yán)重問(wèn)題。采用快速存取的方法,在不增加靈敏度放大器面積的前提�,保持了較高的單元密�,所以被�(rèn)為是解決這一�(wèn)題的較好方案�
(2)在深亞微米閃速存�(chǔ)器中,電源電壓已降到2.5V,器件的功耗�(jìn)一步降低,其可靠性隨之提�。所以需要有一�(gè)精確的電壓產(chǎn)生器�(duì)存儲(chǔ)單元提供所需要的閾值電壓及較小的偏��
(3)由于容量將達(dá)�256Mb,大容量存儲(chǔ)單元將導(dǎo)致介�(zhì)膜特性的偏移,所以必須采用高可靠性的電路�(shè)�(jì)技�(shù)�
5.1 壓縮的快速靈敏度放大�
采用自對(duì)�(zhǔn)工藝,閃速存�(chǔ)器的存儲(chǔ)單元尺寸已從4F×2F縮小�3F×2F(F為器件的特征尺寸),但是較小的單元面積將引起周邊電路設(shè)�(jì)�(guī)則的�(yán)重問(wèn)�。通常�(shù)�(jù)鎖存器和帶位線差分對(duì)的靈敏度放大器合并在一�。如果將靈敏度放大器和鎖存器分開(kāi),并用四�(gè)晶體管將帶單邊位線的靈敏度放大器有選擇地連到四條位線,靈敏度放大器位于存�(chǔ)單元陣列的兩�(cè),位線有選擇地連接到放大器�,這就放松了版圖的間距。鎖存電路可以對(duì)每一根位線工�,采用短溝道MOS管可減少鎖存器的面積。圖8給出�0.25um工藝版圖間距的比�。當(dāng)帶位線對(duì)的靈敏度放大器位于被分割單元陣列的中�(通常�(shè)�(jì))�(shí),模擬放大器(3.7�4.25F)和數(shù)字鎖存電�(3.2F)中都不能將晶體管尺寸縮小�3F。當(dāng)采用靈敏度放大器和鎖存器分開(kāi)的方案時(shí),靈敏度放大�(2.5�3F)和鎖存電�(2�3F)都可采用小間��
5.2 �(nèi)部參考電壓電�
�(yīng)用于CMOSLSI的參考電壓產(chǎn)生電路主要有E/D差分�(duì)、帶隙產(chǎn)生器和三阱雙極晶體管的動(dòng)�(tài)帶隙�(chǎn)生器三種。表6給出了它們的�(duì)比�
�6 CMOSLSI用參考電壓產(chǎn)生器�(duì)�
帶隙�(chǎn)生器的性能�(yōu)于基于E/DMOS管閾值之差的電壓電路,它的溫漂只有�0.4�,然而它需要較大的電源電壓(�3.3V),而且偏置電流�、工藝復(fù)�(BiCMOS)。負(fù)柵偏置的閃速存�(chǔ)器需要三阱結(jié)�(gòu)容易�(shí)�(xiàn)fT�(dá)200�500MHz,hFE�50�100的雙極晶體管,這對(duì)于參考電壓產(chǎn)生器�(lái)�(shuō)是足夠的。采用三阱雙極晶體管的動(dòng)�(tài)帶隙�(chǎn)生器的主要特�(diǎn)是它在升高的電壓下工�,所以可在較低的電源電壓下得到較精確的參考電壓。采用動(dòng)�(tài)操作還減少了偏置電流和芯片面��
目前采用0.25um、三層多晶硅、一層硅化物、三層金屬工藝的128Mb閃速存�(chǔ)器已�(jīng)�(bào)道,工作電壓�2.5V,存�(chǔ)單元尺寸僅為0.4um2,典型字�(512�(gè)字節(jié))的擦除時(shí)間為1ms,字組編程時(shí)間為1ms,芯片面積為105mm2�
6 閃速存�(chǔ)器的�(yīng)用與市場(chǎng)分析
1993�,世界閃速存�(chǔ)器的銷售額為5.9億美��1997年為36.5億美�,預(yù)�(jì)�1998年為44.3億美�,在MOS存儲(chǔ)器市�(chǎng)中是增長(zhǎng)最快的�
閃速存�(chǔ)器的主要�(yīng)用領(lǐng)�?yàn)�?jì)算機(jī)、通信、軍�/航天、商�(yè)、工�(yè)自動(dòng)化等。在�(jì)算機(jī)方面的應(yīng)用越�(lái)越多,到1998年能占到64�,而在軍事/航天�(lǐng)域的�(yīng)用約�3%左��
由于閃速存�(chǔ)器潛在的�(yōu)�(shì),它在正在到�(lái)的nomadiccomputing�(lǐng)域起主要作用,它的作用也正從BIOS和CellorPhones到數(shù)�?jǐn)z象機(jī)�
7 �(jié)束語(yǔ)
閃速存�(chǔ)器從1987年問(wèn)世,歷經(jīng)短短�10年時(shí)�,存�(chǔ)容量已從256kb�(fā)展到128Mb,提高了500�;工藝水平從2um,經(jīng)�(guò)1um�0.6um�0.4um、發(fā)展到0.25um,縮小到1/8;單元面積從64um2縮小�0.4um2,其�(fā)展速度是十分驚人的�
我國(guó)閃速存�(chǔ)器的研究剛剛起步,目前仍停留在預(yù)研階�,正在�(jìn)�0.8um單項(xiàng)工藝�(shí)�(yàn)和存�(chǔ)單元的研�,應(yīng)加大這方面的投入,縮小與�(guó)外的差距�
維庫(kù)電子�,電子知�(shí),一查百��
已收錄詞�153979�(gè)